[实用新型]一种非易失性三维半导体存储器

说明书

技术领域

本实用新型属于微电子器件技术领域，更具体地，涉及一种非易失性三维半导体存储器。

背景技术

为了满足高效及廉价的微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常有限的。

作为克服这种二维极限的替代，三维半导体存储器件被提出。三维半导体存储器件，需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。

对于闪存存储器件，闪存的存储单元为三端器件，三端分为:源极、漏极和栅极。源极和漏极与器件沟道相连，载流子在沟道中运动形成沟道电流使得源极和漏极导通，栅极电压可以控制沟道中的载流子状态从而控制沟道是否导通。闪存是一种电压控制型器件，NAND(not and)型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与沟道之间的绝缘层，对浮置栅极进行充电(写数据)或放电(擦除数据)。通过栅极电压的控制使得电荷在浮栅中存储，实现数据的存储，在撤掉栅极电压后，浮栅中存储的电荷来控制沟道的通断，从而可以在源极和漏极实现数据的读取。

三维NAND型闪存存储器中，沟道制备工艺是很具有挑战性的，如果根据传统的微电子材料工艺，沟道材料选用单晶硅材料，选用单晶硅材料工艺实现上就需要先通过刻蚀工艺形成沟道部分，再形成栅极结构，由于三维NAND型闪存存储器需要在垂直方向或者平行方向上实现沟道的陈列，在硅衬底上的刻蚀工艺很难完成如此复杂的结构。

源极和漏极的重掺杂是一个技术难题，因为沟道区采用轻掺杂，而源漏区需要重掺杂来实现欧姆接触，源、漏区与沟道区的掺杂浓度不同，所以就需要垂直沟道结构的垂直沟道部分需要分层制备，这样层与层之间的对准就非常困难，并且掺杂梯度也很难控制。

实用新型内容

针对现有技术的缺陷，本实用新型的目的在于提供一种非易失性三维半导体存储器，旨在解决现有技术中源、漏区与沟道区的掺杂浓度不同使得源、漏区与沟道区之间形成有PN结导致短沟效应的问题。

本实用新型提供了一种非易失性三维半导体存储器，包括多个垂直方向的三维NAND存储串，每一个三维NAND存储串包括：水平衬底、垂直于所述衬底的圆柱形半导体区域、分别位于所述半导体区域上、下的第二电极和第一电极、包裹所述圆柱形半导体区域的隧穿电介质、围绕隧穿电介质上、下分布了多个分立的电荷存储层、包裹了隧穿电介质以及多个电荷存储层的阻隔电介质层、以及最外围与绝缘层相堆叠的控制栅电极；所述圆柱形半导体区域包括多个存储单元的源区、漏区以及沟道；均采用同一种材料填充；在源区与沟道之间不形成PN结，在漏区与沟道之间不形成PN结；所述沟道区域为圆柱形，且所述控制栅电极围绕所述沟道区域形成围栅结构。

更进一步地，所述圆柱形半导体区域的圆柱直径为20nm～100nm。

更进一步地，所述圆柱形半导体区域中源区、漏区以及沟道均采用硫系化合物材料制备。

更进一步地，所述硫系化合物材料包括Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料。

更进一步地，所述硫系化合物材料的本征载流子浓度为10¹⁸cm^-3-10²⁰cm^-3。

本实用新型通过引入硫系化合物材料，Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料等作为沟道材料，并且在工艺流程上，在栅极堆叠结构完成后，预留的沟道通孔内填充沟道材料，并且采用无结器件结构，即源区、漏区及沟道区采用同种的载流子浓度，可以避免掺杂。这样还改变晶体管的工作方式，采用晶体管内载流子耗尽来完成器件关断。