[实用新型]一种防故障失效控制芯片及其安全漏电保护器

权利要求书

1.一种防故障失效控制芯片，其特征在于包括一对控制输出端Ve1和Ve2，一对输出端Vo1和Vo2，一对外设基限端Vz1和Vz2，一对检测输入端Vi1和Vi2，以及相连的第一单元电路和第二单元电路，第一单元电路包括第一低下常通高上闭锁电路（31）、第一反馈闩锁电路（11）、第一冲基防护电路（21）、第一反异防失电路（41）、第一超极触发电路（51），第二单元电路包括第二低下常通高上闭锁电路（32）、第二反馈闩锁电路（12）、第二冲基防护电路（22）、第二反异防失电路（42）、第二超极触发电路（52），第一低下常通高上闭锁电路的内置基限端Vf1连接第一冲基防护电路的输出端，第一低下常通高上闭锁电路的输出端分别连接输出端Vo1和第一反馈闩锁电路的输入端，第一冲基防护电路的输入端分别连接外设基限端Vz1和第一反馈闩锁电路的输出端，第一超极触发电路的输出端分别连接控制输出端Ve1和第一反异防失电路输入端，第一反异防失电路的输出端分别连接第一超极触发电路的输入端、检测输入端Vi1和第一闭锁电路输入端；第二低下常通高上闭锁电路的内置基限端Vf2连接第二冲基防护电路的输出端，第二低下常通高上闭锁电路的输出端分别连接输出端Vo2和第二反馈闩锁电路的输入端，第二冲基防护电路的输入端分别连接外设基限端Vz2和第二反馈闩锁电路的输出端，第二超极触发电路的输出端分别连接控制输出端Ve2和第二反异防失电路输入端，第二反异防失电路的输出端分别连接第二超极触发电路的输入端、检测输入端Vi2和第二闭锁电路输入端；检测输入端Vi1与检测输入端Vi2相连，控制输出端Ve1与控制输出端Ve2相连，外设基限端Vz1与外设基限端Vz2相连。

2.根据权利要求1所述的一种防故障失效控制芯片，其特征是所述第一反馈闩锁电路包括非门电路F1、电阻R11，第一冲基防护电路包括稳压管WD11和二极管D11，第一低下常通高上闭锁电路包括集成运算放大器A11、稳压管WD13，第一反异防失电路包括二极管D12，第一超极触发电路包括集成运算放大器A12、电阻R12；集成运算放大器A11的正相输入端连接稳压管WD13的负极，稳压管WD13的正极连接检测输入端Vi1，集成运算放大器A11的负相输入端分别连接稳压管WD11的负极和二极管D11的正极，稳压管WD11的正极接地，二极管D11的负极连接外设基限端Vz1，集成运算放大器A11的输出端分别连接输出端Vo1和非门电路F1的输入端，非门电路F1的另一端连接电阻R11的一端，电阻R11的另一端连接外设基限端Vz1，集成运算放大器A12的正相输入端连接电阻R12的一端，电阻R12的另一端连接到控制输出端Ve1，集成运算放大器A12的负相输入端分别连接到检测输入端Vi1和二极管D12的负极，二极管D12的正极连接到控制输出端Ve1，集成运算放大器A12的输出端连接到控制输出端Ve1；所述第二反馈闩锁电路包括电阻R21，第二冲基防护电路包括稳压管WD21和二极管D21，第二低下常通高上闭锁电路包括集成运算放大器A21、稳压管WD23，第二反异防失电路包括二极管D22，第二超极触发电路包括集成运算放大器A22、电阻R22；集成运算放大器A21的负相输入端连接稳压管WD23的负极，稳压管WD23的正极连接检测输入端Vi2，集成运算放大器A21的正相输入端分别连接稳压管WD21的负极和二极管D21的正极，稳压管WD21的正极接地，二极管D21的负极连接外设基限端Vz2，集成运算放大器A21的输出端分别连接输出端Vo2和电阻R21的一端，电阻R21的另一端连接外设基限端Vz2，集成运算放大器A22的正相输入端连接电阻R22的一端，电阻R22的另一端连接到控制输出端Ve2，集成运算放大器A22的负相输入端分别连接到检测输入端Vi2和二极管D22的负极，二极管D22的正极连接到控制输出端Ve2，集成运算放大器A22的输出端连接到控制输出端Ve2；集成运算放大器A11、A12、A21、A22的电源正极输入端连接到二极管D14的负极，二极管D14正极连接至输出端V1，集成运算放大器A11、A12、A21、A22的电源负极输入端接地。