[实用新型]一种高速信号中提取比特同步时钟的电路

权利要求书

1.一种高速信号中提取比特同步时钟的电路，其特征在于：包括检测电路、产生8路相位同频时钟电路、选择器电路，检测电路、产生8路相位同频时钟电路分别与选择器电路连接。

2.如权利要求1所述的一种高速信号中提取比特同步时钟的电路，其特征在于：所述产生8路相位同频时钟电路包括：

系统时钟产生器：采用锁相环产生8位高速串行信号时钟；

时钟发生器：产生8路不同相位的同频时钟；

所述选择器电路包括：

检测模块：检测高速串行信号数据边沿，计算出最适合的相位时钟；

重定向输出：跟据计算所得数据，选择输出时钟；

错误检测：检测到高速串行信号有干扰脉冲时，清除重新同步。

3.如权利要求2所述的高速信号中提取比特同步时钟的电路，其特征在于：所述产生8路不同相位的同频时钟的速率根据高速串行数据的速率确定。

4.如权利要求2所述的高速信号中提取比特同步时钟的电路，其特征在于：所述时钟发生器所需的高速时钟频率是根据高速串行数据的速率确定。

5.如权利要求2所述的高速信号中提取比特同步时钟的电路，其特征在于：系统时钟产生器产生的时钟频率为高速串行数据时钟的8倍。