[实用新型]一种基于DSP的高阶调制信号发生器

说明书

技术领域

本实用新型涉及信号发生器，特别是一种基于DSP的高阶调制信号发生器。

背景技术

信号发生器在生产实践和科技领域中有着广泛的应用，传统的低阶数字调制信号发生器存在许多不足：频谱利用率低、传输带宽外辐射严重、抗干扰性能差等。随着科技的发展，人们之间的通信越来越频繁，对数据传输的需求量逐步增加，对传输速率的要求越来越高。在高速数据传输通信系统中，提高频带利用率最有效的方法就是提高调制阶数，然而随着阶数的增加使得信号抗干扰能力下降。

目前，大多数信号发生器都是采用微控制单元和直接数字频率合成单元（Micro Control Unit + Direct Digital Synthesizer，MCU+DDS，）的形式设计，这样的设计人机交互不方便而且不灵活。用FPGA设计的信号发生器具有灵活的频率控制和极快的频率切换速度，但仅使用FPGA进行高阶调制信号设计，由于其没有指令系统，同样能力有限，而且实时性也不好，硬件开发周期长，不易扩展。如何克服现有技术的不足已成为现有信号发生器领域亟待解决的重点难题。

发明内容

本实用新型所要解决的技术问题是克服现有技术的不足，而提供一种基于DSP的高阶调制信号发生器，本实用新型抗干扰能力强、稳定性好、硬件电路易于实现、结构简单且成本低。

本实用新型为解决上述技术问题采用以下技术方案：

根据本实用新型提出的一种基于DSP的高阶调制信号发生器，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/A转换模块和输出模块；

其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/A转换模块、输出模块依次顺序连接。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，还包括串口通信模块和上位机，其中上位机通过串口通信模块与DSP处理模块连接，串口通信模块与时钟模块连接。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述时钟模块包括有源晶振、第一晶振和第二晶振；其中有源晶振与CPLD模块连接，第一晶振与DSP处理模块连接，第二晶振与串口通信模块连接。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述有源晶振为50MHz的有源晶振，第一晶振和第二晶振均为12MHz的晶振。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述D/A转换模块包括D/A数模转换芯片、放大电路、电压反转电路；其中D/A数模转换芯片输出接放大电路，电压反转电路为放大电路提供参考电压。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述D/A数模转换芯片的型号为DAC900E，放大电路采用型号为OPA690的运放芯片，电压反转电路采用型号为TPS60403的芯片。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述串口通信模块包括异步传输标准接口RS-232、MAX232单电源电平转换芯片和TL16C550异步通信芯片，异步传输标准接口RS-232通过MAX232单电源电平转换芯片接入TL16C550异步通信芯片。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述CPLD模块采用Altera公司的EMP240T100C5芯片，DSP处理模块采用TI公司的TMS320VC5509芯片，SDRAM模块采用HY57V561620芯片。

作为本实用新型的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述上位机为PC机。