[实用新型]移位寄存器单元、栅极驱动电路及显示面板

说明书

技术领域

本实用新型涉及显示领域，具体涉及一种移位寄存器单元、栅极驱动电路及显示面板。

背景技术

随着平板显示的发展，a-Si(非晶硅)和p-Si(多晶硅)技术常被应用至移位寄存电路中，并作为基本单元形成高分辨率、窄边框显示面板的栅极驱动电路。然而，氧化物TFT(薄膜晶体管，Thin Film TranSistor)作为一种非常有潜力的半导体技术，比p-Si工艺更简单、成本更低，比a-Si迁移率更高，因而具有广阔的应用前景。

但是，氧化物TFT是一种耗尽型晶体管，而前面提到的a-Si和p-Si均为增强型晶体管，两者的栅源电压-源极电流特性分别如图1(增强型)和图2(耗尽型)所示，其纵轴为源极电流，横轴为栅源电压。从图1中可以看出，当栅源电压v_GS电压为零时，源极电流i_D为零，这说明了当v_GS为0V时，增强型晶体管完全关闭。然而对于图2中的耗尽型晶体管，v_GS为0V时i_D远大于零；而只有在v_GS为-6V时，i_D才为零。也就是说，在v_GS为0V时耗尽型晶体管仍然处于导通状态，无法关闭。因此，现有技术中在使用a-Si或p-Si能够正常工作的移位寄存器电路，在改用耗尽型晶体管制作时，由于其不能正常关闭、漏电流较大，电路就不能正常工作。

具体来说，参见图3所示的传统移位寄存器单元电路，当使用增强型晶体管制作该电路时，该电路可以正常工作，正如图4该电路的电路工作时序图的实线部分所示。然而如果使用耗尽型晶体管制作该电路时，由于漏电流过大，导致图中PU点的电位无法保持，不能正常输出，电路失效，如图4虚线部分所示。

实用新型内容

(一)解决的技术问题

针对现有技术的不足，本实用新型提供一种移位寄存器单元、栅极驱动电路及显示面板，主要通过连接控制模块的设计，在移位寄存器单元进行输出时阻断其高电位的漏电通路，从而极大地减小了漏电流，保证了移位寄存器单元的正常输出。

(二)技术方案

一种移位寄存器单元，包括接入控制模块和移位寄存模块；所述接入控制模块用于控制输入信号和复位信号的接入；所述移位寄存模块用于在时钟信号的驱动下对接入的输入信号或复位信号对应地进行输出或复位；所述接入控制模块包括耗尽型场效应晶体管；

所述移位寄存器单元还包括：连接控制模块，所述连接控制模块设置在所述接入控制模块和移位寄存模块之间，用于在所述移位寄存模块进行输出时阻断所述接入控制模块和移位寄存模块之间的连接。

优选地，所述移位寄存模块包括第一开关元件、第二开关元件和第一电容；所述第一开关元件的第一端与第二开关元件的第二端、第一电容的第二端相连，并与移位寄存器单元的输出端相连；所述第一开关元件的控制端与第一电容的第一端相连，并与所述连接控制模块相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接在所述第一开关元件的第二端，所述第二时钟信号接在所述第二开关元件的控制端；所述第二开关元件的第一端与低电平的工作电压线相连。

优选地，所述移位寄存模块还包括第三开关元件、第四开关元件、第五开关元件和第二电容；所述第三开关元件的第二端与移位寄存器单元的输出端相连；所述第三开关元件的控制端与第二电容的第二端、第四开关元件的第二端、第五开关元件的控制端相连；所述第五开关元件的第二端与第四开关元件的控制端相连，并与所述第一开关元件的控制端相连；所述第一时钟信号还接于所述第二电容的第一端；所述第三、第四、第五开关元件的第一端与低电平的工作电压线相连。

优选地，所述移位寄存模块的开关元件均为耗尽型薄膜晶体管，所述第四开关元件的第一端改接于电压值低于所述低电平的工作电压的偏置电压线。

优选地，所述连接控制模块包括第六开关元件、第七开关元件、第八开关元件和第三电容；所述第六开关元件的第二端与第八开关元件的第一端、第三电容的第一端相连；所述第七开关元件的第二端与第三电容的第二端相连；所述第六开关元件的第一端与所述移位寄存模块相连，所述第八开关元件的第二端与所述接入控制模块相连；所述时钟信号包括第一时钟信号和第二时钟信号，所述第一时钟信号接于所述第七开关元件的控制端，所述第二时钟信号接于第六开关元件和第八开关元件的控制端；所述第七开关元件的第一端与低电平的工作电压线相连。