[实用新型]可降低输入谐波含量的功率因素校正电路

说明书

技术领域

本实用新型涉及功率因素校正电路技术领域，尤其涉及一种可降低输入谐波含量的功率因素校正电路。

背景技术

国标GB17625.1-2012规定，针对输入功率大于75W的电器，输入谐波的总谐波失真(Total Harmonic Distortion,THD)不得超出15％。谐波产生的根本原因是由于电力线路呈现一定阻抗，等效为电阻、电容和电感构成的无源网络，由于非线性负载产生的非正弦电流，造成电路中电流和电压畸变。现有技术中，采用零电流侦测(Zero Current Detector，ZCD)控制临界导电模式的功率因数校正(Power Factor Correction,PFC)电路，在高电压输入，低负载输出的情况下是难以满足这个要求。

为降低THD，现有技术采用如下方法：在电源输入端增加无源LC滤波，如图1所示，即在输入端Vin串联差模电感L，在输入端Vin的零火线间并联滤波电容C。通过LC滤波电路抑制高频谐波电流分量。但是其主要缺点是成本高，只能对特定阶次的谐波进行滤波补偿，同时受输出功率影响较大，不能适应全功率范围。因为LC滤波器的截止频率为即当谐波频率高于截止频率时可以被滤除，但是当谐波频率低于截止频率时就会通过。因此如果要将谐波含量尽可能多的滤除，就需要将截止频率降到很低，那么电感量L和电容量C都需要做到很大，如此成本会提高，而且会导致电源的体积非常大。其次，LC滤波电路是串接在功率回路上的，对其器件的要求很高，如电感L的线径，材料的耐压等级等，必然再次造成成本的大幅上升。再次，电感L是有寄生阻抗的，当输出功率较大，输入电流增大，电感L会增加损耗。

申请号为201120559192.1的实用新型公开了一种功率因素校正电路，包括AC/DC转换电路、升压电感、二极管、PFC芯片、第一电阻、第二电阻及电解电容，所述升压电感包括第一电感线圈和第二电感线圈，所述AC/DC转换电路输出端的正极经第一电感线圈与二极管的阳极连接，所述二极管的阴极经第一电阻与PFC芯片的FB引脚连接，所述AC/DC转换电路输出端的负极经第二电感线圈及第二电阻与PFC芯片的ZCD引脚连接，所述电解电容连接于二极管的阴极与地之间，该功率因素校正电路还包括电解电容保护电路，所述电解电容保护电路连接于PFC芯片的FB引脚及COMP引脚之间。该实用新型主要解决在故障情况下PFC芯片的FB引脚与ZCD引脚短路时损坏该电路中的电解电容的问题，并没有解决输入谐波含量较高的问题。

实用新型内容

本实用新型提供了一种功率因素校正电路，其目的在于解决高电压输入时谐波含量太高的问题，且成本低廉。

为解决以上技术问题，本实用新型提供了一种可降低输入谐波含量的功率因素校正电路，包括PFC芯片、电感、MOS管、二极管、第一电容、第二电容、电阻，其中，功率因素校正电路的输入端连接所述电感的初级线圈的一端，所述电感的初级线圈的另一端通过正向的所述二极管连接功率因素校正电路的输出端，所述PFC芯片的ZCD引脚通过所述电感的次级线圈接地，还通过第一电容接地，CS引脚通过所述电阻接地，GD引脚连接所述MOS管的栅极，所述MOS管的漏极连接所述二极管的正极，源极连接所述CS引脚，所述二极管的负极还通过所述第二电容接地。

进一步的，所述PFC芯片的ZCD引脚通过所述输入端与所述电感的初级线圈的连接点的异名端接入所述电感的次级线圈。

进一步的，所述第一电容为瓷片电容，所述第二电容为电解电容。

与现有技术相比，本实用新型的有益效果是：本实用新型在PFC芯片的ZCD引脚连接一个容量小且无极性的瓷片电容，从而有效的降低高输入电压时的输入谐波含量，并且因为电容量足够小且无极性，不影响电路的正常性能。另外，本实用新型中的瓷片电容是在控制回路中用于滤波，对于容量耐压等要求都很低，因此成本低廉。最后本实用新型采用的通过瓷片电容接地的方法，容易实现，而且实用性更广。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中降低谐波含量的电路的电路图；

图2是本实用新型实施例提供的可降低输入谐波含量的功率校正因素电路的电路图；

图3是现有技术中高压输入时ZCD引脚电压的畸变波形示意图；