[实用新型]锁相环电路及射频收发芯片

说明书

技术领域

本实用新型涉及通信技术领域，尤其涉及一种锁相环电路及射频收发芯片。

背景技术

锁相环（PLL，Phase Locked Loop）电路是射频收发芯片的重要组成部分之一。请参考图1，图1是现有技术中锁相环电路的结构示意图。如图所示，锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器以及分频器，其中，鉴频鉴相器具有两个输入端，其中一个输入端输入参考时钟信号，鉴频鉴相器的输出端电连接至荷泵的输入端，电荷泵的输出端电连接至低通滤波器的输入端，低通滤波器的输出端电连接至压控振荡器的输入端，压控振荡器的输出端电连接至分频器的输入端，分频器的输出端电连接至鉴频鉴相器的另一个输入端以形成反馈电路。锁相环电路锁定目标频率的过程如下：鉴频鉴相器对参考时钟信号和压控振荡器输出信号经分频后所得到的信号进行比较，得到相位误差信号，该相位误差信号经过电荷泵和低通滤波器之后形成压控振荡器的控制电压，该控制电压作用于压控振荡器使其输出信号的频率向目标频率逐步靠拢，直至压控振荡器输出信号的频率等于目标频率，此时，锁相环电路完成目标频率的锁定。

在现有技术中，射频收发芯片对锁相环电路提出了越来越高的要求。除了快的锁定速度之外，还希望锁相环电路具有宽的频率调谐范围以及低的相位噪声，但是，频率调谐范围、锁定速度以及相位噪声三者之间是相互制约的。具体地，如果希望锁相环电路达到宽的频率调谐范围，通常需要将总的频率调谐范围分为多段，每一段由压控振荡器的一条频率曲线（下文中称为VCO频率曲线）进行覆盖，这种情况下，每条VCO频率曲线的增益将会较小，不会制约相位噪声，但锁相环电路在每次锁定目标频率前要先采用相应的算法确定要其工作的VCO频率曲线，当频率调谐范围较大、VCO频率曲线数量较多时，例如图2所示的64条VCO频率曲线，查找和确定VCO频率曲线的时间将会较长，无法达到快速锁定的要求。在频率调谐范围不变的前提下，如果减少VCO频率曲线的数量，固然可以减小锁定时间，但会使每条VCO频率曲线的增益增大，从而导致相位噪声的恶化。

实用新型内容

为了克服现有技术中的上述缺陷，本实用新型提供了一种锁相环电路，该锁相环电路包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、分频器以及VCO频率曲线确定电路，其中：

所述VCO频率曲线确定电路包括第一计数器、第二计数器、数字逻辑控制电路以及寄存器组；

所述第一计数器的输入端输入参考时钟信号；

所述第二计数器的输入端电连接至所述分频器的输出端；

所述数字逻辑控制电路的输入端输入目标频率；

所述数字逻辑控制电路电连接至所述压控振荡器、所述低通滤波器的输入端、所述第一计数器、所述第二计数器以及所述寄存器组。

相应地，本实用新型还提供了一种射频收发芯片，该射频收发芯片包括上述锁相环电路。

本实用新型提供的锁相环电路及射频收发芯片具有以下优点：锁相环电路在启动时，首先确定所有VCO频率曲线中每条频率曲线的中心频率并对其进行记录，当锁相环电路需要锁定目标频率时，可以根据记录直接选定中心频率与目标频率最为接近的VCO频率曲线并使压控振荡器工作在该VCO频率曲线上，省却了传统锁相环电路每次都要查找确定所需VCO频率曲线的过程。因此，与传统锁相环电路相比，在频率调谐范围以及相位噪声相同的前提下，本实用新型所提供的锁相环电路可以更快地实现目标频率的锁定。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：

图1是现有技术中锁相环电路的结构示意图；

图2是64条VCO频率曲线的示意图；

图3是根据本实用新型的锁相环电路的一个具体实施方式的结构示意图；

图4是根据本实用新型的锁相环电路的另一个具体实施方式的结构示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合对本实用新型的实施例作详细描述。