[实用新型]一种接触孔搭桥测试结构

说明书

技术领域

本实用新型涉及集成电路制造领域，特别涉及一种接触孔搭桥测试结构。 

背景技术

半导体器件制作生产过程中，通常需经过有源区定义、浅沟槽隔离(STI)、源漏极生成，接触孔(contact hole)形成、金属互联线制作、晶圆可接受测试以及封装等步骤。 

如图1所示，现有的接触孔形成工艺通常包括如下步骤：首先，在半导体衬底110中形成浅沟槽隔离120，并在半导体衬底110的有源区(AA)中形成源/漏极以及栅极，从而形成晶体管；接着，在衬底110上形成绝缘介质层140，并刻蚀所述绝缘介质层140形成接触孔(contact hole)，然后在接触孔中填充金属形成金属插塞(plug)190；最后，进行金属互联线制作工艺，使金属插塞190与金属互连线150电相连。在上述接触孔形成工艺中，相邻两金属插塞190间的绝缘介质层140有可能发生断裂不良，断裂缝隙195一直通向金属插塞190，使得在向接触孔填充金属时,金属把断裂缝隙195也填满，导致出现接触孔搭桥(CT bridge)缺陷。 

由于在半导体器件制作过程中会出现各种缺陷如上述的接触孔搭桥缺陷，器件制作完成后需经过晶圆可接受测试(wafer acceptance test，WAT)，以测试器件是否拥有正常工作能力。WAT所测试的器件是位于切割道上面的接触孔搭桥测试结构(Test structure或test key)，这样既可以有效利用切割道的空间，又可以经由测试每个切割道上面的接触孔搭桥测试结构，去推断附近chip中的器件电性是否符合要求。图2是现有技术中测试金属插塞阻值的晶圆可接受测试结构的示意图。如图2所示，所述金属插塞阻值的测试结构包括形成于半导体衬底之上的绝缘介质层；贯穿所述绝缘介质层的若干接触孔；形成于所述接触孔中的金属插塞；所述金属插塞均匀分布于测试结构中，间距L为1.2～1.5微 米，所述金属插塞电阻全部串联于测试电路中。金属插塞阻值测试结构测量的是n个金属插塞电阻的和。然而上述接触孔搭桥测试结构存在如下问题：一方面由于接触孔相距比较远，L值通常为1.2～1.5微米，很难出现接触孔搭桥缺陷，没办法真实体现出附近chip中器件内接触孔的真实状况；另一方面即使当某两个金属插塞发生搭桥连接时，对测试电路来说，电路的电阻变化不明显，很难根据电阻数值的变化来判断是否发生接触孔搭桥，也就是说，无法利用现有测试金属插塞阻值的晶圆可接受测试结构准确侦测出是否存在接触孔搭桥缺陷。 

发明内容

本实用新型的目的提供一种接触孔搭桥测试结构，用于晶圆可接受测试中监测接触孔搭桥缺陷。 

为了解决上述技术问题，本实用新型提供了一种接触孔搭桥测试结构，包括：形成于一半导体衬底上的绝缘介质层；贯穿所述绝缘介质层的若干接触孔；形成于所述接触孔中的第一金属插塞和第二金属插塞；与所述第一金属插塞连接的至少一个第一插塞链和与所述第二金属插塞连接的至少一个第二插塞链，相邻的第一金属插塞与第二金属插塞的间距在0.1μm～0.2μm之间。 

可选的，所述接触孔搭桥测试结构，还包括与所述第一插塞链连接的第一焊垫以及与所述第二插塞链连接的第二焊垫。 

可选的，所述第一插塞链呈U形，所述第二插塞链呈直线，所述第二插塞链设置于所述第一插塞链中。 

可选的，所述第一插塞链和第二插塞链均呈螺旋形，且二者互相围绕。 

可选的，所述第一插塞链和第二插塞链均呈U形，且二者穿插设置。 

可选的，所述第一金属插塞和第二金属插塞均为四方柱体。 

可选的，相邻的第一金属插塞的间距在0.1μm～0.2μm之间。 

可选的，相邻的第二金属插塞的间距在0.1μm～0.2μm之间。 

可选的，所述第一插塞链与第二插塞链串联后与一测试电路连接。 

可选的，所述接触孔搭桥测试结构形成于半导体衬底的切割道上。 

与现有技术相比，本实用新型提供的接触孔搭桥测试结构包括第一金属插塞和第二金属插塞，相邻的第一金属插塞与第二金属插塞的间距在0.1μm～0.2μm 之间，所述接触孔搭桥测试结构容易发生接触孔搭桥，通过确定与该测试结构连接的测试电路中是否有电流通过即可判断是否发生接触孔搭桥缺陷。 

附图说明

图1是现有技术中发生接触孔搭桥的半导体衬底剖面图； 

图2是现有技术中测试接触孔阻值的晶圆可接受测试结构示意图； 

图3是本实用新型实施例的一种接触孔搭桥测试结构的俯视图；