[实用新型]晶圆级半导体器件

说明书

技术领域

本实用新型涉及一种半导体器件，特别涉及一种大功率、大面积晶圆级半导体器件，该晶圆级半导体器件系在一片晶圆上所形成的多个单胞串并联连接的器件，其无须切割分离即能使用。 

背景技术

近年来，人们对LED照明的功率提出了越来越高的要求。为获得大功率光源，当前业界通常是将以传统工艺制成的多个小尺寸LED芯片集成组装于一个器件中。而作为其中一种典型的方案，参考CN103137643A、CN103107250A等，/人员通过将多个小尺寸LED芯片通过粘接等方式固定组装在一基底上，并采用一定的电路形式将该多个LED芯片电性连接，从而形成大功率LED器件。藉由此类工艺，诚然可以获得大功率LED器件，但其中必不可少的芯片封装、系统集成及安装工序等操作均非常繁复，因而使得器件的总制造成本急剧提升，限制了大功率LED器件的推广应用。 

增加LED器件芯片的面积是实现大功率LED的最直接也是最易想到的途径，然而现实中却几乎无人按照这种方式去生产大功率LED器件，其原因就在于产品的良率太低。对于半导体器件来讲，芯片的良率与芯片面积有极大的关系，通常可以用公式(1)来表示： 

P1=P2A1A2---(1)]]>

其中P₁和P₂分别为面积为A₁和A₂的LED芯片的良率，假设面积为1mm²的LED芯片的良率为99％，那么我们可以计算出随着芯片面积的增加器件良率急剧降低。如图1所示，芯片面积增加到500mm²时，其良率已经下降到<1％，而如果芯片面积增加到1000mm²时，良率只有万分之0.34，根本无法用于生产大面积、大 功率的LED器件产品。 

因此，需要精心研究和设计LED芯片的布局和互连，才有望生产大面积、大功率半导体器件芯片，甚至是晶圆级芯片的大功率器件,降低封装和应用成本。 

实用新型内容

鉴于现有技术的不足，本实用新型的目的之一在于提供一种晶圆级半导体器件，其具有制程简单便捷、低成本，且良品率高等特点。 

本实用新型的另一目的在于提供一种制备前述晶圆级半导体器件的工艺。 

为实现前述实用新型目的，本实用新型采用了如下技术方案： 

一种晶圆级半导体器件，包括： 

晶圆级基片； 

形成于基片表面且并联设置的多个串联组，每一串联组包括串联设置的多个并联组，每一并联组包括并联设置的多个单胞，其中每一单胞均是由直接生长于所述基片表面的半导体层加工形成的独立功能单元；以及， 

导线，其至少电性连接于每一串联组中的一个选定并联组与所述半导体器件的一个电极之间和/或两个选定并联组之间，用以使所有串联组的导通电压基本一致。 

前述单胞是指具有独立完整功能的器件单元，并且任意两个单胞的导电半导体层隔离开，使任一单胞电学上独立；通过金属互连，使多个单胞实现电学连接，形成更大的器件，实现更高的器件性能，如：功率增加等。 

作为典型的案例，前述单胞可以为半导体激光器、LED等发光元件、二极管等电子元件。 

进一步的，至少在一串联组中，该两个选定并联组非相邻设置。 

作为典型实施方案之一，形成于基片表面的所有单胞包括多个正常单胞和多个冗余单胞，该多个正常单胞被排布为并联设置的多个多级单元组，任一多级单元组包括串联设置的多个第一并联组，并且任一多级单元组中选定的M个第一并联组还与N个第二并联组串联形成一串联组， 

其中，任一第一并联组包括并联设置的多个正常单胞，任一第二并联组包 括并联设置的多个冗余单胞，M为正整数，N为0或正整数。 

优选的，至少一串联组中还设有至少一匹配电阻。