[发明专利]Burn-in半导体测试板的制作方法

说明书

技术领域

本发明涉及半导体测试板制作领域，尤其涉及一种burn-in半导体测试板的制作方法。

背景技术

半导体测试板作为高附加值的PCB板，用于测试半导体晶圆筛选出合格品，一般可分为ATE测试板、probe-card测试板及burn-in测试板。参阅图1，其中burn-in半导体测试板具有超长尺寸(长边＞20inch)、金手指、小pitch(0.4mm或0.5mm，要求BGA中走线)的阵列BGA(4*4个或5*4个)且此BGA均需要装socket，目前对于BGA的焊盘基材划伤、焊盘缺损等外观要求也越来越严格，因此使半导体测试板制造难度高于普通PCB板件的制作。在现有技术中，因Burn-in半导体测试板的特点，使得其制作难点主要体现在以下：第一，超长板尺寸出现的问题：在外层图形工序之后的传递过程中，易出现划伤或擦花板面的图形的问题，且在处理后工序中没有任何的板面图形保护措施。第二，金手指区域出现的问题：burn-in半导体测试板件的金手指区域的内层设计一般都为基材，现有设计叠层结构厚度的方法为：层压设计板厚范围＝完成板厚范围-外层电镀铜层厚范围-阻焊层厚度范围，这种叠层结构易导致金手指区域板厚不达标，偏厚或偏薄，同时采用普通工艺边，即阻流块或阻流点，参阅图2和图3，在进行压合工序时，易导致层压压合后金手指区域出现铜箔起皱的问题。第三，阵列BGA的对位问题：每个BGA单元都为0.4mm间距(pitch)，而且BGA中走线，目前常用的是3孔或4孔定位钻孔方式，这个方式已经难以保证0.4mm间距(pitch)的对位要求，使用板边的靶标孔测量X、Y方向的涨缩，用于整个板件所有BGA的钻带的拉伸进行钻孔，也无法保证所有BGA的钻孔对位效果。参阅图4，在实际制作过程中，PCB板件因内层的半固化边的粘合会导致在压合后板件的内层图形出现涨缩，钻孔钻带的拉伸传统做法则是测量板边的4个靶标30’之间的距离来算出其整体涨缩值，即长方向2个，短方向2个来测量整体涨缩值，用于拉伸整体钻带，此种涨缩测不利于小pitch的BGA钻孔对位。

发明内容

本发明的目的在于克服上述现有技术的不足之处而提供一种制作设计优化，且提高产品良品的Burn-in半导体测试板的制作方法。

为解决上述技术问题，本发明提供如下技术方案：

一种Burn-in半导体测试板的制作方法，包括：该测试板上BGA区域在传送过程中的保护步骤、该测试板上金手指区域的叠层步骤和工艺边的制作步骤，以及每个BGA单独定位测量涨缩和钻孔的步骤。

在进一步优化的具体实施方式中，该测试板上BGA区域在传送过程中的保护步骤包括：在该测试板板体表面处理工序后，选取与该BGA区域同等尺寸的透明微粘膜粘贴在该板件的BGA区域上。

在进一步优化的具体实施方式中，该透明微粘膜具有粘性面，将该粘性面粘贴在该板件的BGA区域上。

在进一步优化的具体实施方式中，该透明微粘膜在产品终检时可撕下进行检验的工序，待产品检验工序之后可再将该透明微粘膜粘于BGA区域上进行保护的工序。

在进一步优化的具体实施方式中，该透明微粘膜的粘性面上设有保护膜。在进一步优化的具体实施方式中，该测试板上金手指区域的叠层步骤包括：该测试板的叠层工序和在该测试板的金手指区域蚀刻的工序；该金手指区域蚀刻以增加了金手指区域的每一层内层铜层厚，具体为：层压设计板厚＝完成板厚-外层电镀铜层厚-阻焊层厚度+金手指区域的每一层内层铜层厚。

在进一步优化的具体实施方式中，该金手指区域的工艺边的制作步骤包括：该金手指区域的工艺边靠近板内的一半制作成为阻流点的工序和该工艺边靠近板边制作成阻流块的工序。

在进一步优化的具体实施方式中，该金手指区域的内层每层工艺边阻流点距金手指边缘大于等于1英寸，其余工艺边设为阻流块。

在进一步优化的具体实施方式中，该每个BGA单独定位测量涨缩和钻孔的步骤，包括：

在每个内层的阵列BGA的每个BGA单元四周增加四个单靶标，该四个靶标用于压合后测量局部的涨缩值，再用测得的局部涨缩值制作该单个的BGA单元钻带用于该单个BGA单元钻孔。

在进一步优化的具体实施方式中，还包括：使用X射线冲孔机冲出每个BGA单元的该四个单靶标孔并测量局部涨缩值的工序；使用每个BGA单元区域的局部涨缩值制作的单独钻带进行钻孔的工序。

采用上述技术方案后，本发明至少具有如下有益效果：