[发明专利]导线架及其芯片封装体

说明书

技术领域

本发明涉及半导体封装技术领域，尤其涉及导线架及其芯片封装体。

背景技术

半导体器件封装方法是将有晶片切割而成的芯片配置于导线架上并使芯片电性连接至导线架，然后，在通过封装胶体包覆芯片，防止芯片收到外界恶劣环境的损害，并提供芯片与外部电路之间电性连接的媒介。

目前的封装方法是将芯片通过结合材粘接在导线架的芯片座上，然后通过焊接金线，将芯片和引脚进行电性连接，由于焊线的存在，其封装面积大，封装体积大，封装工艺复杂。

发明内容

本发明的目的在于提出一种导线架及其芯片封装体，能够减小封装面积、减小封装体积。简化封装工艺。

为达此目的，本发明采用以下技术方案：

第一方面，导线架，包括第一导线架和桥框架，

所述第一导线架包括第一芯片座、多个第一连杆、一个第一外部引脚和第一外框，所述第一连杆的外端与所述第一外框连接，其内端与所述第一芯片座连接，所述第一外部引脚的外端与所述第一外框连接，其内端与放置在所述第一芯片座上的芯片的栅极导通，

所述桥框架包括第二芯片座、多个第二连杆和第二外框，所述第二连杆的外端与所述第二外框连接，其内端与所述第二芯片座连接，所述第二芯片座的下边设置有折边，

所述桥框架叠合到所述第一导线架的上方时，所述折边的底部与所述第一芯片座的下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间。

进一步地，所述第一外框与所述第二外框的外形尺寸一致。

进一步地，所述桥框架和所述第一导线架相互叠合时，所述第一导线架两侧的所述第一连杆和所述桥框架两侧的所述第二连杆的数量和位置相对应。

第二方面，芯片封装体，包括：

第一导线架，所述第一导线架包括第一芯片座、第一外部引脚和多个第一连杆，所述第一连杆的内端与所述第一芯片座连接，所述第一外部引脚的内端与放置在所述第一芯片座上的倒装芯片的栅极导通；

桥框架，所述桥框架叠合到所述第一导线架上，所述桥框架包括第二芯片座和多个第二连杆，所述第二连杆的内端与所述第二芯片座连接，所述第二芯片座的下边设置有折边，所述折边的底部与所述第一芯片座的下表面处于同一水平面上，所述第一芯片座和所述第二芯片座之间设置有粘接芯片的空间；

倒装芯片，所述倒装芯片的作用面焊接在所述第一芯片座的上表面，其非作用面粘接在所述第二芯片座的下表面；

封装胶体，包覆所述倒装芯片和桥框架，所述折边的底面、所述第一外部引脚的外端和所述第一芯片座的底面外漏于所述封装胶体外。

进一步地，所述桥框架和所述第一导线架相互叠合时，所述第一导线架两侧的所述第一连杆和所述桥框架两侧的所述第二连杆的数量和位置相对应，所述第一连杆和所述第二连杆的外端外漏于所述封装胶体外。

进一步地，所述桥框架的上表面包覆于所述封装胶体内或者所述桥框架的上表面外漏于所述封装胶体外。

本发明提供的一种导线架及其芯片封装体，通过采用双导线架，第一导线架和桥框架叠合的倒装芯片封装结构，使得芯片封装体结构简单、工艺简单和成本较低，同时通过直接采用桥框架的外漏折边作为漏极管脚，节省产品空间，芯片面积和封装胶体面积比为82％以上，节省PCB空间，利于电路高度集成。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的导线架的主视结构示意图；

图2是图1中A1-A1的剖视结构示意图；

图3是本发明实施例一提供的第一导线架的主视结构示意图；

图4是图4中A2-A2的剖视结构示意图；

图5是本发明实施例一提供的桥框架的主视结构示意图；

图6是图4中A3-A3的剖视结构示意图；

图7是本发明实施例二提供的芯片封装体的主视结构示意图；

图8是本发明实施例二提供的芯片封装体的侧视结构示意图；

图9是本发明实施例二提供的芯片封装体的后视结构示意图；

图10是本发明实施例二提供的芯片封装体的纵剖结构示意图；

图11是本发明实施例三提供的芯片封装体的主视结构示意图；