[发明专利]集成电路的时序分析方法及集成电路的时序分析装置

权利要求书

1.一种集成电路的时序分析方法，用于分析一集成电路，该集成电路的至少部份电路区块非使用标准组件，其包含：

读取该集成电路的一网表，该网表中包含该集成电路的一频率信号的一测量起点以及N个测量端点，该测量起点与该N个测量端点之间分别包含有一信号路径，一共包含有N个信号路径，并且该测量起点与该N个测量端点之间分别包含有一传输线或至少一个电路区块；

分析该N个信号路径，以产生该集成电路的一简化网表；其中若一第一电路区块用于接收该频率信号的一输入端点及用于输出该频率信号的一输出端点皆耦接于该N个信号路径的一第一信号路径时，于该简化网表中记录该第一电路区块，以计算该第一信号路径的一频率延迟；若该第一电路区块的该输入端点耦接于该第一信号路径而该输出端点未耦接于该第一信号路径时，于该简化网表中以一阻抗性负载记录该第一电路区块，以计算该第一信号路径的该频率延迟；以及

依据该集成电路的该简化网表，计算该频率信号分别通过该N个信号路径的N个频率延迟。

2.根据权利要求1所述的时序分析方法，其中当该第一电路区块的该输入端点及该输出端点皆耦接于该第一信号路径，而于该简化网表中记录该第一电路区块时，另包含：

设置该第一电路区块的一个或多个控制端点，使该第一电路区块得以依据该输入端点所接收的该频率信号而于该输出端点产生该频率信号或该频率信号的一反相信号。

3.根据权利要求1所述的时序分析方法，其中当该第一电路区块的该输入端点耦接于该第一信号路径而该输出端点未耦接于该第一信号路径时，另包含：

将该第一电路区块的一个或多个接电端点分别耦接至一个或多个预设电位，使该第一电路区块于该简化网表中成为该阻抗性负载。

4.根据权利要求3所述的时序分析方法，另包含：

仅于该简化网表中记录该第一电路区块的该输入端点所耦接的第一个互补式金属氧化物半导体，并将该第一个互补式金属氧化物半导体的一源极及一漏极皆耦接至一第一预设电位。

5.根据权利要求1所述的时序分析方法，其中当该第一电路区块的该输入端点及该输出端点皆耦接于该第一信号路径，而于该简化网表中记录该第一电路区块时，另包含：

记录该第一电路区块的该输入端点所接收的该频率信号以及该输出端点所产生该频率信号是否反相，以计算该第一信号路径的该频率延迟。

6.根据权利要求1所述的时序分析方法，另包含：

将该N个信号路径的N个频率延迟的一最大值减去该N个频率延迟的一最小值，以计算该集成电路的一频率偏移。

7.一种集成电路时序分析装置，用于分析一集成电路，该集成电路的至少部份电路区块非使用标准组件，该集成电路时序分析装置包含：

一网表读取模块，设置成读取该集成电路的一网表；其中该网表中包含该集成电路的一频率信号的一测量起点以及N个测量端点，该测量起点与该N个测量端点之间分别包含有一信号路径，一共包含有N个信号路径，并且该测量起点与该N个测量端点之间分别包含有一传输线或至少一个电路区块；

一信号路径分析模块，设置成分析该N个信号路径，以产生该集成电路的一简化网表；其中若一第一电路区块用于接收该频率信号的一输入端点及用于输出该频率信号的一输出端点皆耦接于该N个信号路径的一第一信号路径时，该信号路径分析模块于该简化网表中记录该第一电路区块，以计算该第一信号路径的一频率延迟；若该第一电路区块的该输入端点耦接于该第一信号路径而该输出端点未耦接于该第一信号路径时，该信号路径分析模块于该简化网表中以一阻抗性负载记录该第一电路区块，以计算该第一信号路径的该频率延迟；以及

一频率延迟计算模块，设置成依据该集成电路的该简化网表，计算该频率信号分别通过该N个信号路径的N个频率延迟。