[发明专利]时间数字转换器、时间测量装置及其测量方法

说明书

技术领域

本发明属于集成电路测试领域，具体地，涉及一种时间数字转换器、时间测量装置及其测量方法。

背景技术

在集成电路的研发、试制直到大批量生产的整个过程中，需要采用精度高性能较好的仪器设备，来对集成电路进行细致严谨的测试验证，以确保产品的性能可以达到一定的指标，质量能够得到一定的保证，同时在生产过程中有效地发现并剔除不良品，确保100％达标的集成电路出货。

在集成电路测试中，时间测量是必不可少的测试项。例如集成电路接收到某一个输入波形(激励信号)后，到其出现相应的输出波形(反馈输出)之间的时间间隔的测量，这是判断集成电路性能好坏的关键指标之一。又如集成电路输出波形的上升或者下降跳变沿的耗费时间的测量，用以判断跳变斜率是否达标，这也是判断集成电路性能好坏的一个重要指标。

传统的时间测量方法是用主频速度更高(例如，比待测集成电路高一个甚至几个数量级)的MCU或者FPGA去采样数据。根据采集得来的数据变化去计算时间间隔完成时间测量。这种方法准确度高，也可以及时发现测量异常，但是成本昂贵(相应的高速采集卡成本极高)，而且精度很差。基于定时采样的时间测量方法无法测量ns级以下的时间间隔，例如1ns的时间间隔，因为这需要10GHz的主频才能达到10个采样点，目前根本没有这样的微控制单元(MCU)或者现场可编程门阵列(FPGA)器件。因此，如何有效、精确地进行时间测量，特别是微小的时间测量，尽量减少测试器件成本的消耗，对相关IC设计生产厂商具有很大的意义。

另一种方法是将信号通过延迟线计算延迟时间，但是这种方法的缺陷是无法及时发现测量过程中的异常与错误。即使待测信号出现异常，也无法终止整个测量过程，而是必须等待整个测量过程走完，既浪费宝贵的生产测试时间，也无法抓出测量过程中出现的信号异常与错误。因此，基于延迟线的时间测量方法只能在实验室里作为辅助的测试手段供研究使用，根本无法在大规模的集成电路生产过程中应用。

发明内容

本发明的目的在于提供一种基于硬件逻辑链计数的时间数字转换器、时间测量装置及其测量方法，可以对电路动态信号之间微小时间间隔精确测试，同时带有实时校验功能，能够及时发现测量异常与错误，终止后续不必要的测量过程，节省了电路测试验证的成本。

根据本发明的一方面，提供一种时间数字转换器，用于测量待测信号的起始触发信号与终止触发信号之间的时间间隔，包括：

M个非门，所述M个非门依次串联连接，所述M个非门中的第1个非门的输入端接收起始触发信号，第M个非门的输出端提供计数器触发信号，M为大于等于1的自然数；

M-1个异或门，所述M-1个异或门中的每个异或门的第一输入端和第二输入端分别连接至相应的一个非门的输出端以及下一个非门的输出端；

计数器，接收计数器触发信号，并且对计数器触发信号进行计数；以及

数据组合模块，与M个非门、M-1个异或门和计数器各自的输出端连接，并且接收终止触发信号，

其中，所述数据组合模块根据M个非门的输出和计数器的输出产生表征时间间隔的测量数据，以及根据所述M-1个异或门产生表征测量状态的校验数据。

优选地，在起始触发信号经过第M个非门之后，计数器加1，同时将起始触发信号传送至第1个非门重新开始传送周期。

优选地，在接收到终止触发信号时，所述时间数字转换器停止计数，并且输出测量数据。

优选地，所述时间数字转换器根据计数器的计数值N和在当前的传送周期中起始触发信号经过的i个非门计算时间间隔Tdata＝(N*M+i)*t，其中，t为待测信号经过单个非门所需的时间。

优选地，在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器根据相应的一个异或门的输出结果对所述非门的输出进行实时校验。

优选地，在起始触发信号经过第2至第M个非门中的每一个时，所述时间数字转换器将相应的一个异或门的输出结果作为校验数据而输出。

优选地，在起始触发信号经过第i个非门并且第i-1个异或门的输出为0时，所述校验数据指示测量错误。

优选地，在起始触发信号经过第i个非门并且第i-1个异或门的输出为1时，所述校验数据指示测量有效。

根据本发明的另一方面，提供一种时间测量装置，包括如以上所述的时间数字转换器、主控模块、PCI接口、晶振模块、数字模拟转换器、比较模块、滤波模块和分压模块，其中，

所述晶振模块与所述时间数字转换器相连，为时间数字转换器提供时钟振荡信号；