[发明专利]一种基于移位寄存器的STM‑N帧B2校验方法

说明书

技术领域

本发明涉及一种校验方法，具体涉及一种基于移位寄存器的STM-N帧B2校验方法。

背景技术

SDH传输系统中，STM帧的B2校验是检测复用段层的误码情况。3xN个B2字节对应一个STM-N帧检测机理是，发送端的B2字节对前一个待加扰的STM-N帧中，除RSOH部分的全部比特进行BIP-24计算，其结果放于本帧待扰STM-N帧的B2字节位置。接收端对当前解扰后STM-N的除了RSOH的全部比特进行BIP-24校验，其结果与下一STM-N帧解扰后的B2字节相异或，根据异或后出现1的个数来判断该STM-N中的传输过程中出现了多少个误码块，可检测出的最大误码块个数是24xN个。

目前SDH系统对B2的校验方法是基于寄存器或块RAM进行的，例如STM1、STM4、STM16一般基于寄存器校验，而STM64、STM256一般基于存储fifo进行校验。当使用寄存器资源实现B2校验时，例如STM16传输系统中，位宽16bit，则需要24x2x16bit+16bit的寄存器资源和16bit和16bit的异或逻辑的24选1电路，其中控制逻辑复杂，寄存器资源使用相对较多；当使用块RAM资源实现B2校验时，例如STM64传输系统，位宽64bit，则需要2块64x32的fifo资源实现，控制逻辑也相对复杂。并且以上两种实现方式不宜移植，若变换传输系统，比如STM4移植到STM256，其控制逻辑需要重新设计，增加了系统设计时间。

发明内容

为了克服上述现有技术的不足，本发明提供一种基于移位寄存器的STM-N帧B2校验方法，该方法利用了芯片的专用资源，降低了电路复杂度，减少了对通用资源的使用，设计电路移植较快。

为了实现上述发明目的，本发明采取如下技术方案：

一种基于移位寄存器的STM-N帧B2校验方法，其特征在于，该方法的步骤如下：

(1)A移位寄存模块实时检验STM-N帧的64bit并行数据；

(2)B移位寄存模块存储A移位寄存模块的结果，等待与第N+1帧的B2部分比较。

本发明提供的优选技术方案中，所述步骤(1)的操作步骤如下：

A.初始化B2校验的部分，此区间内时钟使能端为1；

B.STM-N帧的RSOH部分不需要校验，此区间内时钟使能端为0；

C.A移位寄存模块内部存储的所有数据要输出并存储到B移位寄存模块；

D.A移位寄存模块的输入：在B2校验的初始化部分，A移位寄存模块的输入为全0；其余部分，A移位寄存模块的输入为64位STM-N帧的数据与A移位寄存模块的输出进行异或操作产生的64bit数据。

本发明提供的第二优选技术方案中，所述步骤(2)的操作步骤如下：

A.把A移位寄存模块的输出数据寄存一周期后输入到B移位寄存模块的输入端；

B.B移位寄存模块的输出端直接与第N+1个STM-N帧的B2部分比较，若每个周期的数据相同，则说明在SDH传输系统中，复用段层的传输是无误码的；反之，则认为出现误码。

本发明提供的第三优选技术方案中，所述A移位寄存模块和B移位寄存模块的模块接口信号包括时钟、数据输入、数据输出和时钟使能。

本发明提供的第四优选技术方案中，所述STM-N帧的周期数计算方法为：周期数＝9*270*N/M，所述M为系统实现位宽。

与最接近的现有技术比，本发明提供的技术方案具有的优异效果：

本发明利用芯片的专用资源，降低了电路复杂度，减少了对通用资源的使用，设计电路移植快。

附图说明

图1是STM-N帧的第N帧和第N+1帧的示意图

具体实施方式

下面结合附图对本发明作进一步详细说明。

如图1所示，以STM-64为例，fpga系统实现位宽为64bit，其中斜线部分是需要通过BIP-64x24(校验字节共64x24＝1536bit，64bit位宽的系统则需要校验24个时钟周期)算法进行校验的部分；第N个STM帧的B2校验结果在第N+1个帧的位置。

STM-64共192(8*24)个B2字节需要比较，发送端校验的第N帧的192个字节共24个周期；通过altera fpga厂商的EDA软件MegaWizard Plug-in Manager产生两个宽度64bit、深度24的移位寄存模块A、B，模块接口信号包含时钟、数据输入、数据输出和时钟使能(CE)等。