[发明专利]一种基于FPGA的容错主从同步串行通讯系统

说明书

技术领域

本发明涉及工业现场应用中的容错通讯，尤其涉及一种基于FPGA的容错主从同步串行通讯系统。

背景技术

在工业控制领域，随着技术水平的不断提高，各种现场总线技术被开发出来，如PROFIBUS、CAN等，但基于RS485的主从总线因其简单成熟而仍然被广泛采用。

RS485两根线，采用差分信号负逻辑，+2V～+6V表示“0”，-6V～-2V表示“1”。基于主从总线技术的串行通讯链路设计通常采用图1所示菊花链形式的拓扑结构，该拓扑结构中有一个主节点与多个从节点，从节点个数取决于传输距离、传输速率、电缆品质以及电磁兼容环境等因素。

主从协议与ISO/OSI七层协议的对应关系如图1所示，图1主从协议与ISO/OSI七层协议的关系图在物理层使用EIA/TIA 485协议。数据链路层由串行数据链路协议定义，串行数据链路协议为主从协议。

自定义应用层协议位于ISO/OSI的第7层，提供连接在总线上的各个设备之间的C/S通信。客户对应主节点，服务器对应从节点。主从协议串行数据链路协议为主从协议，只有一个主节点与一个或多个从节点同时连接在一条总线上，主节点负责命令的发起，从节点接收命令并响应，从节点只有收到主节点命令时才会做出响应，从节点之间不能相互通信。

如图2所示的典型应用中，其特点是采用单通讯链路进行异步串行通讯，该拓扑结构优点是简单易于实现，缺点是可靠性低、传输效率低。

在工业现场应用中，可靠性和实时性是非常重要的一个指标，如何提高采用RS485串行通讯链路的可靠性和实时性，是需要研究的重要内容。

图3是异步串行通讯数据传输示意图，主站发送数据与接收从站的响应数据之间的时间间隔t是包括多个时钟周期，该时间间隔t为毫秒级。如果发生超时，时间间隔t将更长，因而造成异步串行通讯的数据传输效率非常低。

本领域技术人员致力于提供一种采用RS485串行通讯链路的通讯系统，该串行通讯系统可靠性高，且传输效率高。

发明内容

针对常用的基于RS485单通讯链路具有可靠性低、传输效率低的缺点，本发明提 出了一种基于FPGA的容错主从同步串行通讯系统，其突出特点是：具有容错双链路，双链路自动检测、自动切换，提高串行通讯系统的可靠性；采用同步串行通讯，提高串行通讯系统的传输效率。

图4是同步串行通讯数据传输示意图，主站发送的数据与接收从站的响应的数据之间的时间间隔t是一个时钟周期，可以做到几个微妙，与图3中的异步串行通讯数据传输的毫秒级时间间隔相比，能够有效地提高通讯系统的传输效率。

本发明的基于FPGA的容错主从同步串行通讯系统中，每个链路包括两个通道，一个用于传输同步时钟，一个用于传输数据，每个通道的物理层采用RS485，数据链路层采用串行数据传输。

本发明的基于FPGA的容错主从同步串行通讯系统另一个突出特点是采用逻辑芯片FPGA实现上述所有功能。

FPGA内部设计通道选择模块对两个串行通讯链路进行选择，选择一个串行通讯链路用于接收数据，同时实时检测另一串行通讯链路的通讯状态。一旦用于接收数据的串行通讯链路出现故障，而另一串行通讯链路通信正常，自动进行串行通讯链路切换，从而实现了串行通讯链路的通讯状态的实时检测，串行通讯链路的故障无扰切换。

本发明提供一种基于FPGA的容错主从同步串行通讯系统，基于FPGA的容错主从同步串行通讯系统包括一个主站模块、一个或多个从站模块以及两条串行通讯链路，主站模块与从站模块分别与两条串行通讯链路连接，每个串行通讯链路包括同步时钟通道与数据通道，主站模块与从站模块利用同步时钟通道传输的同步时钟，实现数据通道传输的串行化数据的同步接收和同步发送，主站模块还包括用于提供同步时钟同步信号发生器。

进一步地，从站模块包括通道选择模块，通道选择模块用于选择两条串行通讯链路中的一条，同步接收串行化数据和/或同步发送串行化数据。

通道选择模块初始时默认选择第一串行通讯链路，如果第一串行通讯链路接收正常，选择第一串行通讯链路进行接收；如果第一串行通讯链路接收不正常，根据第一串行通讯链路的通讯状态检测结果，确定是否需要切换。

进一步地，从站模块包括第一接收模块与第二接收模块，第一接收模块用于接收、校验与存储主站模块发送的数据，第二接收模块用于检测串行通讯链路的通讯状态。