[发明专利]斩波稳零运算放大器中注入电荷的抑制方法

说明书

技术领域

本发明涉及运算放大器领域，更具体地涉及一种斩波稳零运算放大器中注入电荷的抑制方法。

背景技术

在诸多专业领域，人们希望运算放大器具有低偏置电压、低偏置漂移、低1/f噪声的特点，斩波稳零和自动调零是为达到这种目的而常采用的两种技术，它们被广泛用于减小放大器偏置电压和漂移的电路中。因自动调零技术会导致白噪声的混叠，在追求更低的输入电压噪声的时候，斩波稳零技术被更多应用。但斩波稳零技术会因为斩波器的使用而带来注入电荷的问题，注入电荷将导致残余失调电压和输入电流噪声的增大。注入电荷是由于模拟开关的非理想性所致，通常认为由时钟馈通效应(clock feed-through)和注入电荷效应(charge injection)产生。诸多文献表明，残余失调电压与注入电荷正相关，输入电流噪声与注入电荷的均方根正相关。当要求更低的偏置电压、更低的偏置漂移、更低的1/f噪声和更低的输入电流噪声时，就有必要减小注入电荷的影响。

对于低噪声要求的斩波稳零放大器，需要使用更低导通阻抗的模拟开关，而这种类型的开关通常注入电荷也较大，这进一步加剧了对能够减小注入电荷的方法的需求。

在解决注入电荷的问题上人们使用了多种手段，如嵌套斩波(nested chopping)、尖峰滤波(spike filtering)、死区运用(the use of dead band)等，这些技术在一定程度上降低了注入电荷对残余失调电压的影响，但每种方法都多多少少存在一定局限，并且这几种方法均是在信号调制之后方才对注入电荷进行抑制，并不能改变注入电荷对输入电流噪声的影响。采用全差分开关结构的斩波器可以在调制时便对注入电荷进行抑制，但尚不能完全抑制注入电荷。

发明内容

鉴于上述技术问题，本发明的主要目的之一在于提供一种斩波稳零放大器中注入电荷的抑制方法，以使斩波稳零放大器具有更低电流噪声、更低失调电压。

为了实现上述目的，作为本发明的一个方面，本发明提供了一种斩波稳零放大器中注入电荷的抑制方法，通过由与所述斩波稳零运算放大器的输入斩波器具有相同结构的可调斩波器产生与所述输入斩波器所产生的注入电荷相同频率、幅值相等、相位相反的信号，并控制时钟序列的幅度以调节可调斩波器所产生的注入电荷大小，使之达到与所述输入斩波器所产生的注入电荷有相同幅值、相反相位，从而达到相对消的目的。

作为本发明的另一个方面，本发明还提供了一种斩波稳零运算放大器，包括：

主运算放大器；

输入斩波器和输出斩波器，其中所述输入斩波器连接到所述主运算放大器的输入，用于对输入信号进行斩波并将斩波输入信号施加到所述主运算放大器的输入；所述输出斩波器连接到所述主运算放大器的输出，用于对所述主运算放大器的输出信号进行斩波；

注入电荷抑制电路，具有连接到所述输入斩波器的输出，通过与所述输入斩波器的斩波时钟频率同步操作来对所述输入斩波器的注入电荷进行抑制。

其中，所述注入电荷抑制电路包含两个通道，第一通道连接至所述输入斩波器的第一开关2-1、第二开关2-2，第二通道连接至所述输入斩波器的第三开关2-3、第四开关2-4，所述注入电荷抑制电路包括：

时钟发生器，用于产生斩波器所需的时钟信号；

可调斩波器，由第九开关11-1、第十开关11-2、第十一开关11-3、第十二开关11-4组成，第九开关11-1和第十开关11-2的输入端相连接作为所述注入电荷抑制电路的第一通道，第十一开关11-3和第十二开关11-4的输入端相连接作为所述注入电荷抑制电路的第二通道，第九开关11-1和第十一开关11-3的输出端短接，第十开关11-2和第十二开关11-4的输出端短接。

注入电荷调节电路，由电阻R1、R2构成的电阻分压网络和电压跟随器组成，输入端连接至时钟发生器，输出端分成两路，一路连接至可调斩波器中第九开关11-1和第十二开关11-4的时钟控制端，一路通过反相器后连接至可调斩波器中第十开关11-2和第十一开关11-3的时钟控制端。

其中，所述第一开关2-1、第四开关2-4、第五开关6-5、第八开关6-8由第一时钟序列控制，第二开关2-2、第四开关2-4、第六开关6-6、第七开关6-7由第二时钟序列控制，第九开关11-1和第十二开关11-4由第三时钟序列控制，第十开关11-2和第十一开关11-3由第四时钟序列控制。