[发明专利]用于分组码的高阶伴随式计算器和计算高阶伴随式的方法

权利要求书

1.一种用于分组码的高阶伴随式计算器，包括：

串并转换器，被构造为将从发送器接收的串行比特序列转换成并行多流；

异或XOR运算器，被构造为对所述并行多流的比特值执行XOR运算；

零插值器，被构造为在执行了XOR运算的比特值之间插入零值；

线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述并行多流产生的多项式除以本原多项式所获得的余数的系数，来计算高阶伴随式值。

2.如权利要求1所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的值是整数，通过将接收的串行比特序列延迟预定比特数的整数倍，来将接收的串行比特序列转换成L比特多流，其中，L表示满足L≥2的自然数，D表示所述预定比特数且D＝n/j，n表示分组码的块尺寸，j表示将被计算的伴随式阶数，n/j表示整数。

3.如权利要求2所述的高阶伴随式计算器，其中，串并转换器包括(L-1)个延迟元件，并且还被构造为在不延迟比特序列的情况下输出比特序列作为所述多流的第一比特，并在将比特序列延迟(i-1)×D比特之后输出比特序列作为所述多流的第i比特，其中，i是满足2≤i≤L的整数。

4.如权利要求2所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的值不是整数，在不延迟接收的串行比特序列的情况下将接收的串行比特序列输出到零插值器。

5.如权利要求4所述的高阶伴随式计算器，其中，零插值器还被构造为响应于n/j的值不是整数，在执行了XOR运算的所述并行多流的比特值之间周期性地插入N个零值，其中，N＝j-1。

6.如权利要求2所述的高阶伴随式计算器，其中，零插值器还被构造为在执行了XOR运算的所述并行多流的比特值之间周期性地插入N个零值，其中，N＝L-1。

7.一种用于分组码的高阶伴随式计算器，包括：

串并转换器，被构造为将从发送器接收的串行比特序列转换成基于符号单位构造的并行多流，其中，符号单位包括多个比特；

异或XOR运算器，被构造为基于符号单位对所述并行多流的比特值执行XOR运算；

零插值器，被构造为在执行了XOR运算的所述并行多流的比特值之间插入零值；

线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述并行多流产生的多项式除以本原多项式所获得的余数的系数，来计算高阶伴随式值。

8.如权利要求7所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的值是整数，通过将接收的串行比特序列延迟预定比特数的整数倍来将接收的串行比特序列转换成(符号单位×L)-比特多流，其中，L表示满足L≥2的自然数，D表示所述预定比特数且D＝n/j，n表示分组码的块尺寸，j表示将被计算的伴随式阶数，n/j表示整数，(符号单位×L)-比特表示L个符号单位中的比特数。

9.如权利要求8所述的高阶伴随式计算器，其中，串并转换器还被构造为响应于n/j的值不是整数，在不延迟接收的串行比特序列的情况下将接收的串行比特序列输出到零插值器。

10.如权利要求9所述的高阶伴随式计算器，其中，零插值器还被构造为响应于n/j的值不是整数，在执行了XOR运算的所述并行多流的比特值之间周期性地插入N个符号单位的零值，其中，N＝j-1。

11.如权利要求8所述的高阶伴随式计算器，其中，零插值器还被构造为在执行了XOR运算的所述并行多流的比特值之间周期性地插入N个符号单位的零值，其中，N＝L-1。