[发明专利]像素结构

说明书

技术领域

本发明是有关于一种像素结构，且特别是有关于一种可避免串扰现象(cross-talk)产生的像素结构。

背景技术

在现有的显示面板中，一般使用共用电极作为遮蔽(shielding)层，以避免数据线与像素电极之间产生寄生电容。然而，共用电极本身作为电容器的下电极，共用电极的共电压亦会受到数据线信号的干扰而产生串扰现象(cross-talk)，进而扯动共电压(V_com)，而使显示面板的显示品质不稳定。

发明内容

本发明提供一种像素结构，其可避免串扰现象产生。

本发明提出一种像素结构，其包括扫描线以及数据线、主动元件、像素电极以及共用电极。主动元件与扫描线以及数据线电性连接。像素电极与主动元件电性连接。共用电极与像素电极重叠设置，其中共用电极与像素电极耦合，以形成第一储存电容器以及第二储存电容器，且第一储存电容器以及第二储存电容器共同使用像素电极作为上电极。

本发明提出一种像素结构，其包括扫描线以及数据线、主动元件、主像素电极(main pixel electrode)、次像素电极(sub pixel electrode)、主共用电极以及次共用电极。主动元件与扫描线以及数据线电性连接。主像素电极与主动元件电性连接。次像素电极与主动元件电性连接。主共用电极与主像素电极重叠设置。次共用电极与次像素电极重叠设置。主共用电极与主像素电极耦合，以形成第一主储存电容器以及第二主储存电容器，且第一主储存电容器以及第二主储存电容器共同使用主像素电极作为主上电极。次共用电极与次像素电极耦合，以形成第一次储存电容器以及第二次储存电容器，且第一次储存电容器以及第二次储存电容器共同使用次像素电极作为次上电极。

基于上述，在本发明的像素结构中，共用电极与像素电极耦合而形成两个储存电容器，且两个储存电容器共同使用像素电极作为上电极，如此可避免数据线对于共用电极的串扰现象产生，进而可使显示面板的显示品质获得改善。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为依照本发明一实施例的显示面板的剖面示意图。

图2为依照本发明一实施例的像素结构的上视示意图。

图3为图2中沿线I-I’的剖面示意图。

图4为图2的像素结构的等效电路图。

图5为依照本发明另一实施例的像素结构的上视示意图。

图6为依照本发明另一实施例的像素结构的上视示意图。

图7为依照本发明另一实施例的像素结构的上视示意图。

图8为现有像素结构的共电压变异曲线图。

图9为依照本发明一实施例的像素结构的共电压变异曲线图。

图10为现有像素结构的上视示意图。

其中，附图标记：

10：第一基板

12：像素阵列层

20：第二基板

30：显示介质

100、100a、200、200a：像素结构

112、122、212、222、232、242：主干部

114、124、214、224、234、244：分支部

116、116a、126、216、216a、226、236、246：接垫

150、160、170、250、270、370：间隙

1000：显示面板

BE：第三下电极

C1、C2、C3：储存电容器

CE1、CE2：下电极

CE：共用电极

CH、CH’：通道层

CEm：主共用电极

CEs：次共用电极

Cm1、Cm2：主储存电容器

Cs1、Cs2：次储存电容器

CEm1、CEm2：主下电极

CEs1、CEs2：次下电极

D、D1、D2、D3：漏极

DL：数据线

d、d2：宽度

E1、E2、E3、E4、E5、E6、E7、E8：边缘

G、G3：栅极

GI：栅绝缘层

I-I’：线

PE：像素电极

PV：绝缘层

PEm：主像素电极

PEs：次像素电极

S、S1、S2、S3：源极

SL、SL1、SL2：扫描线