[发明专利]一种e‑fuse链路结构及其控制方法

说明书

技术领域

本发明涉及一种e-fuse结构，具体为一种e-fuse链结构及其控制方法。

背景技术

在现代芯片，e-fuse(电熔丝)被广泛的用到，它可以用来记录芯片身份信息，微调内部参数，更改芯片功能等。对于存储芯片而言，e-fuse还可以用来保存失效内存单元的修复方案。无论何种应用，e-fuse都会被大量的用到，为了实现电路的简化和芯片面积的节省，在芯片设计时就有如何有效构建e-fuse链或者阵列的问题。

现有技术中，一个e-fuse单元设计通常包含，e-fuse单元本身，e-fuse读取电路和e-fuse烧断电路；在e-fuse链路结构中，涉及到的e-fuse单元如图1所示，其包括e-fuse单元本身，敏感放大器(Sense Amplifier)和传输门(Transfer gate)；e-fuse单元通过传输门与敏感放大器连接，当传输门打开时，e-fuse上的电压输入敏感放大器与基准电压做比较，这两个电压值的差被放大进而锁存在敏感放大器上，从而实现了e-fuse的读取；当传输门关闭时，读取的e-fuse信息被锁存，外围电路可以通过端口fuse_out读出锁存的e-fuse状态。读取过程的时序如图2所示，当读取使能(SE)信号为低时，敏感放大器读取e-fuse状态；当读使能为高时，敏感放大器锁存e-fuse状态。

基于以上所述的e-fuse单元设计，现有技术中的连接结构如图3所示，e-fuse单元本身和读取电路通过移位寄存器(Shift_reg)连接成链。这种电路的工作过程如下：1.读取使能(SE)为低时，所有e-fuse单元被同时放大读取，同时移位寄存器并行输入端(fuse_out)输入有效；2.读取使能为高时，e-fuse状态被锁存在敏感放大器，同时移位寄存器通过移位时钟(Sclk)的上升沿将敏感放大器锁存的状态转移到移位寄存器；3.移位寄存器串行输入端(Sin)有效，外围电路通过驱动Sclk，从串行输出端(shift_out)逐个输出e-fuse状态。读取时序图如图4所示。

现有技术中，对于每个e-fuse单元都有自己独一无二的敏感放大器，这里就会带来如下几个问题：1.每个e-fuse都有一个敏感放大器，而敏感放大器相对占有较大芯片面积，这样的重复单元必然消耗大量芯片面积，导致芯片成本增加；2.由于制造工艺偏差，每个敏感放大器都有自己的工作特性，这样就会导致每个e-fuse的读取特性不同，给测试或者应用带来难度；3.敏感放大器属于模拟电路，在布局布线时都要做特殊考虑，它在数量上的增加必然会加大物理设计的复杂度，从而延长设计周期，增加成本。

发明内容

针对现有技术中存在的问题，本发明提供一种结构简单，占用的芯片面积小，成本低的e-fuse链路结构及其控制方法。

本发明是通过以下技术方案来实现：

本发明一种e-fuse链路结构，包括若干e-fuse单元，一个敏感放大器，以及与e-fuse单元数量相等的寄存器；寄存器包括一个移位寄存器，其余寄存器的输入端和输出端依次相连后形成链式结构；链式结构的输入端连接移位寄存器的串行输出端，链式结构的输出端连接移位寄存器的串行输入端；若干e-fuse单元分别串联对应的传输门后并联形成链路单元共同连接到敏感放大器的一端；敏感放大器的另一端连接移位寄存器的并行输入端。

优选的，敏感放大器连接移位寄存器一端还并联设置有输入传输门。

优选的，链路单元串联输出传输门后连接到敏感放大器的一端。

进一步，寄存器的时钟输入端和输出传输门接入统一的读取使能，与e-fuse单元对应设置的传输门分别接入控制使能。

本发明一种e-fuse链路结构的控制方法，基于进一步所述的e-fuse链路结构，包括：当读取使能为低电平时，某一个e-fuse单元通过对应的控制使能的控制连接到敏感放大器输入端，该e-fuse单元的状态被放大读取；当读取使能为高时，所有e-fuse单元与敏感放大器隔离，敏感放大器的输出通过移位寄存器的并行输入端锁存在移位寄存器中，并从串行输出端对外输出前一信号状态下选中e-fuse单元的状态。

优选的，依次重复循环的读取使能低电平和高电平变化，遍历所有的e-fuse单元后，实现e-fuse单元状态的逐个输出。

优选的，敏感放大器连接移位寄存器一端还并联设置有输入传输门，输入传输门的控制端也接入读取使能；当关闭敏感放大器，读取使能为低时，能通过外部输入对移位寄存器锁存的e-fuse单元状态进行修改或复位。