[发明专利]用于处理文本串的指令和逻辑

权利要求书

1.一种处理器，包括：

用于读取比较指令的第一逻辑，其中，所述比较指令具有用来指示64位和128位的源和目的操作数其中之一的字段，并且其中，所述比较指令不是协处理器指令；

用于对所述比较指令进行译码的译码器逻辑；

多个64位单指令多数据(SIMD)整数数据寄存器，包括：

第一64位SIMD整数数据寄存器和第二64位SIMD整数数据寄存器，分别用于存储第一64位SIMD整数操作数和第二64位SIMD整数操作数，所述第一64位SIMD整数操作数和所述第二64位SIMD整数操作数中的每一个包括多个整数数据元素；以及

64位SIMD目的寄存器，所述比较指令的至少一个执行结果将被存储在所述64位SIMD目的寄存器中，其中，所述第一64位SIMD整数数据寄存器、所述第二64位SIMD整数数据寄存器以及所述64位SIMD目的寄存器分别由所述比较指令内的第一SIMD操作数字段、第二SIMD操作数字段以及SIMD目的字段来识别，并且其中，所述比较指令包括用来指示所述第一64位SIMD整数操作数和所述第二64位SIMD整数操作数的整数数据元素的多个数据元素大小中的一个数据元素大小的字段，所述多个数据元素大小包括8位数据元素大小、16位数据元素大小和32位数据元素大小，其中，所述比较指令也能够被用于浮点数据元素；以及

多个执行单元，其中，所述多个执行单元中的至少一个执行单元执行所述比较指令，其中，所述比较指令使得所述处理器：

将所述第一64位SIMD整数操作数的整数数据元素与所述第二64位SIMD整数操作数的整数数据元素进行比较，其中，与所述第二64位SIMD整数操作数的整数数据元素进行比较的所述第一64位SIMD整数操作数的整数数据元素是在相同的数据元素位置上；并且

存储表示所比较的所述第一64位SIMD整数操作数的整数数据元素与所述第二64位SIMD整数操作数的整数数据元素是否相等的多个指示符，其中，所述多个指示符是扩展数据元素，每个扩展数据元素具有第一多位大小。

2.如权利要求1所述的处理器，其中，所述处理器是RISC处理器。

3.如权利要求1或2所述的处理器，其中，指示所述多个数据元素大小中的所述一个数据元素大小的字段是2位字段。

4.如权利要求1或2所述的处理器，其中，所述比较指令是第一比较指令，所述第一逻辑读取第二比较指令，该第二比较指令将第一多个紧缩单精度浮点(SPFP)数据元素与第二多个紧缩SPFP数据元素进行比较，其中，所述多个执行单元中的至少一个执行单元执行所述第二比较指令，其中，所述第二比较指令使得所述处理器：

确定所述第一多个紧缩SPFP数据元素和所述第二多个紧缩SPFP数据元素中的每个紧缩SPFP数据元素是否有效；

仅将所述第一多个紧缩SPFP数据元素中的有效SPFP数据元素与所述第二多个紧缩SPFP数据元素中的相应的有效SPFP数据元素进行比较；以及

存储表示所比较的所述第一多个紧缩SPFP数据元素中的有效SPFP数据元素与所述第二多个紧缩SPFP数据元素中的有效SPFP数据元素是否相等的多个指示符。