[发明专利]一种LDMOS晶体管及制作方法在审
| 申请号： | 201410822823.2 | 申请日： | 2014-12-24 |
| 公开（公告）号： | CN105789051A | 公开（公告）日： | 2016-07-20 |
| 发明（设计）人： | 杜蕾 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 黄志华 |
| 地址： | 100871 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 ldmos 晶体管 制作方法 | ||
1.一种LDMOS晶体管制作方法，其特征在于，该方法包括：
在完成场氧化层FOX制作之后，在所述FOX所在的表面淀积一层多晶硅；
对所述多晶硅进行刻蚀形成多晶硅栅极，并将所述多晶硅栅极与LDMOS 晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，其中，N为大于0的 正整数；
在制作隔离介质层后进行金属层淀积，并在刻蚀所述金属层形成栅极电极 以及漏极电极的同时，在所述栅极电极与所述漏极电极之间形成M段金属，其 中，M为大于0的正整数。
2.如权利要求1所述的方法，其特征在于，所述N比所述M大1。
3.如权利要求2所述的方法，其特征在于，所述M段金属中的每一段金属 分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆盖相邻两段多 晶硅之间的空隙。
4.如权利要求1所述的方法，其特征在于，所述将所述多晶硅栅极与LDMOS 晶体管漏极对应位置之间的多晶硅刻蚀形成N段多晶硅，包括：
将所述多晶硅栅极与LDMOS晶体管漏极对应位置之间的所述多晶硅均匀 刻蚀为八段多晶硅。
5.如权利要求1所述的方法，其特征在于，所述在所述栅极电极与所述漏 极电极之间形成M段金属，包括：
在所述栅极电极与所述漏极电极之间形成七段金属。
6.如权利要求1所述的方法，其特征在于，该方法还包括：
在所述金属层上制作第二隔离介质层后，淀积第二金属层，并在刻蚀所述 第二金属层形成第二栅极电极以及第二漏极电极的同时，在所述第二栅极电极 与所述第二漏极电极之间形成P段金属，其中，P为大于0的正整数。
7.一种LDMOS晶体管，其特征在于，所述LDMOS晶体管的多晶硅栅极 与漏极之间的有N段多晶硅，其中，N为大于0的正整数；
所述LDMOS晶体管的栅极电极与漏极电极之间有M段金属，其中，M为 大于0的正整数。
8.如权利要求7所述的LDMOS晶体管，其特征在于，所述LDMOS晶体 管的多晶硅栅极与漏极之间的有八段多晶硅。
9.如权利要求7所述的LDMOS晶体管，其特征在于，所述LDMOS晶体 管的栅极电极与漏极电极之间有七段金属。
10.如权利要求7所述的LDMOS晶体管，其特征在于，所述M段金属中 的每一段金属分别位于所述N段多晶硅的相邻两段多晶硅之间，且至少完全覆 盖相邻两段多晶硅之间的空隙。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410822823.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：晶圆键合后分离的方法
- 下一篇：一种利用热处理减小微电子器件表面粗糙度的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
