[发明专利]一种集成自适应基准缓冲器的低压差线性稳压器

说明书

技术领域

本发明属于电源管理技术领域，更为具体地讲，涉及一种集成自适应基准缓冲器的低压差线性稳压器。

背景技术

低压差线性稳压器作为电源管理系统的重要组成部分，由于其噪声低、结构简单同时有良好的负载调整率等优异特性，在各类手持电子设备中和植入式设备中有着广泛的应用。

低压差线性稳压器主要分为常规低压差线性稳压器和片上集成低压差线性稳压器两类，常规低压差线性稳压器需要在片外增加一个容值为0.1～10μF输出滤波电容，该电容用于吸收瞬态转换期间的输出电压过冲和下冲，同时也保证低压差线性稳压器稳定。然而，0.1～10μF的滤波电容无法实现片上集成，只能通过芯片焊盘连接到印制电路板上的片外电容实现，然而芯片焊盘会占用大量的面积，同时芯片焊盘到芯片引脚的连接线会引入寄生电感和寄生电阻，影响芯片性能，另外0.1～10μF的片外电容也会增加系统成本。

针对这些缺点，片上集成低压差线性稳压器被提出。片上集成低压差线性稳压器输出电容范围仅为0～100pF。片上集成的低压差线性稳压器结构简单，可以完全集成在芯片内部，并放置在被供电的电路模块旁，同时可以消除外部的片外电容，节省芯片焊盘和相关引脚的面积，加快制造过程，因此广泛被应用。然而，片上集成低压差线性稳压器由于没有大的输出电容器吸收的输出电压的上冲和下冲，瞬态性能是非常关键的。

典型的改善瞬态性能方法是增加了运算放大器的偏置电流，然而低功耗设计中并不希望高静态电流。自适应偏置电路采集负载电流的小部分，提高运算放大器偏置电流，是在片上低压差线性稳压器设计一种广泛使用的方法。自适应偏置电路可以在不增加轻负载静态电流的条件下限制提升LDO的瞬态性能。

在文献“A High Slew-Rate Push-Pull Output Amplifier for Low-Quiescent Current Low-Dropout Regulators With Transient-Response Improvement”(IEEE Trans.Circuits Syst.II，Exp.Briefs，vol.54，no.9，pp.755-759，Sep.2007)提出了一种低压差线性稳压器，和常规运算放大器不同，高转换率推挽输出放大器的输出电流不由运放放大器的偏置电流决定，而是取决于由输入的差分电压的差值和输入晶体管对中的过驱动电压。自适应偏置电路可以进一步改善基于高转换率推挽输出放大器低压差线性稳压器的瞬态性能。然而，在重负载时，偏置电流增加会拉低了缓冲输出基准电压～VREF，从而影响到负载调整率。

发明内容

本发明的目的在于克服现有技术的不足，提供一种集成自适应基准缓冲器的低压差线性稳压器，进一步改善片上集成低压差线性稳压器的负载调整率和瞬态响应性能。

为实现上述发明目的，本发明一种自适应基准缓冲器，其特征在于，包括：

一恒定偏置电压生成电路，包括PMOS管MP9、NMOS管MN7、NMOS管MN8；

PMOS管MP9的漏极、PMOS管MP9的栅极、NMOS管MN8的漏极相连，接PMOS管的恒定偏置电压VBP，PMOS管MP9的源极接电源电压VDD；

NMOS管MN7的栅极、NMOS管MN7的漏极、NMOS管MN8的栅极与外部恒定电流源IB相连，用于产生NMOS管的恒定偏置电压VBN；NMOS管MN7和MN8的源极均接地；

一控制电压生成电路，包括PMOS管MP5、PMOS管MP6和NMOS管MN4；

外部的基准电压源VREF与PMOS管MP5的漏极和PMOS管MP6的源极相连接，PMOS管MP5的栅极连接PMOS管的恒定偏置电压VBP，PMOS管MP5的源极接电源电压VDD；

PMOS管MP6的栅极、PMOS管MP6的源极和NMOS管MN4的漏极相连接；

NMOS管MN4的栅极接NMOS管的恒定偏置电压VBN，NMOS管MN4的源极接地；

一精确电压跟随器，包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4和NMOS管MN1、NMOS管MN2、NMOS管MN3；

PMOS管MP1、PMOS管MP2、PMOS管MP4的源极均连接电源电压VDD，PMOS管MP1的栅极、PMOS管MP4的栅极均连接PMOS管的恒定偏置电压VBP，PMOS管MP1的漏极、PMOS管MP2的栅极和NMOS管MN1的漏极相连接；

PMOS管MP2的漏极、PMOS管MP3的源极相连，接缓冲输出基准电压～VREF；