[发明专利]四相电荷泵电路

说明书

本公开提供一种四相电荷泵电路，其包含输出级和多个升压级。所述多个升压级串联耦接到所述输出级，并且所述多个升压级中的每一个升压级由四相时钟信号驱动。所述输出级由所述四相时钟信号中的两个时钟信号驱动并且输出正升压电压，并且进而所述四相电荷泵电路是正电荷泵电路。所述升压级中的每一个升压级包含两个分支电荷泵，并且所述两个分支电荷泵中的每一个分支电荷泵包含主传输晶体管和预充电晶体管。所述升压级的所述主传输晶体管和所述预充电晶体管设置在相同的深掺杂区上。

技术领域

本公开涉及电荷泵电路。明确地说，本公开涉及四相电荷泵电路。

背景技术

为了降低电力消耗，现有技术将用于集成电路(integrated circuits，IC)的操作电压修改为低电平。举例来说，现有技术已经将用于IC的正常操作电压从早期的5伏改变为现在的3.3伏，并且有时甚至低于2伏。虽然低操作电压对于电力消耗降低是有益的，但应当关注的是需要高操作电压的一些特定应用。尤其是，在擦除存储在快闪存储器中的数据时，高电压是必需的，并且由电荷泵电路供应。

一般来说，供应正电压的电荷泵电路是由P沟道金属氧化物半导体(P-channelmetal-oxide-semiconductor，PMOS)晶体管组成。相比之下，供应负电压的电荷泵电路可由N沟道金属氧化物半导体(N-channel metal-oxide-semiconductor，NMOS)晶体管组成。然而，PMOS晶体管的驱动能力和跨导比NMOS晶体管弱且低，以致于与NMOS型电荷泵电路相比，PMOS型电荷泵电路在某些操作条件下工作效率低或占据相对大的面积。

发明内容

本公开针对于四相电荷泵电路，其占据相对小的芯片面积。

本公开提供一种四相电荷泵电路，其包含多个升压级。所述升压级由四相时钟信号驱动。所述升压级中的每一个升压级包含两个分支电荷泵，并且所述两个分支电荷泵中的每一个分支电荷泵包含主传输晶体管和预充电晶体管。所述主传输晶体管具有主体、栅极端子、源极端子和漏极端子。源极端子分支电荷泵的第一节点，以及漏极端子作为分支电荷泵的第二节点的。分支电荷泵的第一节点和第二节点分别连接到所述升压级的前升压级和后升压级。预充电晶体管具有栅极端子、源极端子和漏极端子。预充电晶体管的源极端子和漏极端子分别耦接到主传输晶体管的栅极端子和分支电荷泵的第一节点。预充电晶体管的栅极端子耦接到分支电荷泵的第二节点。升压级的主传输晶体管和预充电晶体管设置在相同的深掺杂区上。

在本公开的一个实施例中，所述两个分支电荷泵中的每一个分支电荷泵还包含两个电容器。所述两个电容器分别耦接到主传输晶体管的栅极端子和分支电荷泵的第二节点。

在本公开的一个实施例中，对于所述升压级中的每一个升压级，一个分支电荷泵的所述两个电容器接收所述四相时钟信号中的两个时钟信号，并且另一个分支电荷泵的所述两个电容器接收所述四相时钟信号中的另外两个时钟信号。

在本公开的一个实施例中，所述两个分支电荷泵中的每一个分支电荷泵还包含两个衬底晶体管。所述两个衬底晶体管中的每一个衬底晶体管具有主体、栅极端子、源极端子和漏极端子。所述两个衬底晶体管的源极端子和主体一起连接到主传输晶体管的主体。所述两个衬底晶体管的漏极端子分别连接到分支电荷泵的第一节点和第二节点。漏极端子连接到第二节点的一个衬底晶体管的栅极端子连接到所述一个衬底晶体管所处的一个分支电荷泵的第一节点，并且另一衬底晶体管的栅极端子连接到另一个分支电荷泵的第一节点。

在本公开的一个实施例中，所述两个分支电荷泵中的每一个分支电荷泵还包含初始晶体管。所述初始晶体管具有主体、栅极端子、源极端子和漏极端子。初始晶体管的漏极端子和源极端子分别耦接到分支电荷泵的第一节点和第二节点。初始晶体管的栅极端子耦接到初始晶体管的漏极端子，并且初始晶体管的主体连接到主传输晶体管的主体。

在本公开的一个实施例中，升压级的主传输晶体管和初始晶体管中的每一个的主体处的电势被保持处于低衬底电平。