[发明专利]导线框架条及使用该导线框架条的半导体封装体

说明书

技术领域

本发明是关于半导体封装，特别是半导体封装中使用的导线框架条(lead frame)及使用该导线框架条的半导体封装体。

背景技术

在导线框架条结构中，支撑条起到支撑芯片座和封装体的作用，且在封装工序的后期会被切除以得到独立的封装体。通常，支撑条会冲压成具有一定高度的台阶以在半导体塑封工艺中平衡模流。这种台阶式的设计会引起支撑条上的应力集中。为避免集中的应力在切断支撑条时释放所引起的塑封壳体强度降低甚至崩裂，半导体封装所使用的塑封壳体需具有足够的厚度和强度。

然而，随着集成电路的输入/输出(I/O)线越来越多，使用低介电常数(low-k)材料的半导体封装体越来越多。由于低介电常数材料的机械延展性以及材料稳定性等相对较差，在切断支撑条时，其上应力释放很容易造成塑封壳体崩裂的问题。

另一方面，集成电路的速度越来越快，功率也越来越大，对散热要求越来越高。为了加强散热，芯片座通常设计成外露式。同时在塑封工序，为了防止溢胶到外露式芯片座上，外露式芯片座的深度通常设计为大于塑封下模的深度0.15mm左右，从而保证塑封完成后外露式芯片座的深度等于塑封下模的深度。但问题在于，这需要在塑封时把外露式芯片座的深度顶挤到和塑封下模的深度一样。如此，势必又进一步加剧连接芯片座的支撑条上的应力集中，加大塑封壳体崩裂的风险。

因此，如何顺应半导体封装技术的发展，解决半导体封装体的塑封壳体崩裂问题是业内所亟需解决的。

发明内容

本发明的目的之一在于提供一种导线框架条及使用该导线框架条的半导体封装体，其可降低导线框假条的支撑条上的应力，避免半导体封装体的塑封壳体强度降低甚至崩裂。

本发明的一实施例提供一用于半导体封装的导线框架条，其包含至少一导线框单元。各导线框单元包含：芯片座、环绕该芯片座的边框、自该边框上至少一侧边向该芯片座侧延伸的若干引脚，及至少一将该芯片座连接至该边框的支撑条。各支撑条具有：与该芯片座连接台阶部，及自该台阶部延伸并与该边框连接的连接部。该台阶部上设有若干开槽。

根据本发明的另一实施例，该台阶部的上下两面都设置有开槽。例如，台阶部上下两面的开槽交替排列，整个该台阶部的长度方向上均设置开槽。该若干开槽的形状是U形、V形或S形。该开槽的深度为大于支撑条厚度的1％且小于支撑条厚度的70％。

本发明的又一实施例还提供使用上述导线框架条的半导体封装体，其包含芯片、承载该芯片的芯片座、位于该芯片座的至少一侧并与该芯片电连接的若干引脚，及至少一与该芯片座的相应侧连接的支撑条。其中各支撑条为一台阶部，该台阶部上设有若干开槽。

本发明实施例所提供的导线框架条及使用该导线框架条的半导体封装体可有效减缓支撑条的应力集中现象，降低半导体封装体的塑封壳体被支撑条应力释放所造成的损害。

附图说明

图1所示是根据本发明一实施例的塑封前的导线框架条的俯视示意图。

图2所示是沿图1中AA线截取的导线框架条的剖视图。

图3所示是根据本发明一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体的俯视示意图，其使用的是图1、2中所示导线框架条。

图4所示是沿图3中AA线，即图1中同一位置截取的导线框架条的剖视图。

图5所示是根据本发明另一实施例的经塑封并切筋修整等一系列封装程序的单一半导体封装体的剖视示意图，截取位置与图3中相同。

具体实施方式

为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。

对于部分类型的半导体封装体，如小尺寸封装(SOP,Small Outline Package)、扁平封装(QFP,Plastic Quad Flat Package)或塑料双列直插式(PDIP,Plastic Dual In-Line Package)等，其使用的导线框架条具有支撑芯片座和封装体的支撑条。而且，为了平衡模流，支撑条与芯片座连接的部分通常冲压成具有一定深度的台阶部。塑封后，该台阶部会被包覆在塑封壳体内，而支撑条外露于封装壳体的剩余部分则与导线框架条的其它多余部分一同被切除。这种切除会引起集聚于台阶部上的应力增大，对塑封壳体造成一定的冲击。对于高应力集中的封装类型，如芯片座外露式，或塑封壳体较薄或材料强度较低的情况下，很容易发生塑封壳体崩裂。