[发明专利]一种基于FPGA的AMBE语音压缩电路

说明书

技术领域

本发明涉及数字通信系统，尤其涉及一种基于FPGA的AMBE（高级多频段激励声码器）语音压缩电路。

背景技术

语音信号压缩编码是语音信号处理的一个重要方面，而语音信号处理则是通信手段中不可或缺的组成部分。语音压缩编码的目的是用尽可能低的数码率获得尽可能好的合成话音质量。

早期语音信号的传输和处理都是以模拟方式进行的。自从脉冲编码调制（PCM）理论提出后，语音信号处理进入数字化时代。从最初的64kbps的标准PCM波形编码器到现在4kbps以下的参量编码的声码器，语音压缩编码在几十年里得到迅速发展。数字化语音的传输与存储在可靠性、抗干扰、保密性等各方面都远优于模拟语音。

语音编码技术是伴随着语音的数字化而产生的，目前主要应用在数字语音通信和数字语音存储两个领域。由于简单地由连续语音信号抽样量化得到的数字语音信号，在传输和存储时要占用大量的信道资源和存储空间，因此，如何在尽量减少失真的情况下，高效率地对模拟语音信号进行数字化表达，即压缩编码，就成为语音编码技术的主要内容。

在数字移动通信系统中，频率资源非常有限。若语音编码的数字信号速率太高，会占用过宽的频段，无疑会降低系统容量。但若语音编码的速率过低，又会使话音质量降低，所以采用一种高质量低速率的语音编码技术是是非常关键的。

发明内容

鉴于现有技术存在的问题和缺陷，本发明提供一种基于FPGA的AMBE语音压缩电路。通过分析当前语音信号数字化发展情况，认识到语音信号压缩编码重要性，通过使用专用语音压缩芯片进行设计，实现一种基于FPGA的AMBE语音压缩电路。

本发明为实现上述目的所采取的技术方案是：一种基于FPGA的AMBE语音压缩电路，其特征在于：包括电源电路、FPGA芯片以及包含的工作程序、AMBE编码芯片电路、PCM编码芯片电路、信号放大电路、UART串口电路、时钟电路、片外程序存储电路和JTAG程序下载调试电路；其中FPGA芯片分别与AMBE编码芯片电路、PCM编码芯片电路、UART串口电路、时钟电路、片外程序存储电路及JTAG程序下载调试电路相连接，PCM编码芯片电路与信号放大电路相连接，信号放大电路连接至外部的模拟语音输入输出设备，UART串口电路连接至外部设备；所述FPGA芯片内部电路结构包括时钟管理模块、PCM芯片时序控制模块、AMBE芯片控制模块和UART串口通信模块；其中PCM芯片时序控制模块与AMBE芯片控制模块相连接，AMBE芯片控制模块与UART串口通信模块相连接，PCM芯片时序控制模块连接PCM编码芯片电路，AMBE芯片控制模块连接AMBE编码芯片电路，UART串口通信模块连接UART串口电路。

本发明所述的FPGA芯片工作程序流程是：系统上电后，FPGA芯片首先加载数据，即将存到片外FLASH中的数据读取到FPGA芯片内部的RAM中，程序加载完成后，FPGA芯片开始工作；下一步对PCM编码芯片和AMBE编码芯片进行初始化配置，配置完成后，PCM编码芯片和AMBE编码芯片通过两个数据通路同时工作，其中一条数据通路是设备从UART串口端接收一组成帧数据，FPGA芯片将有效数据提取出来并重新组帧，输出到AMBE编码芯片；另一条数据通路是设备从外部接收到模拟话音信号，经信号放大电路后送给PCM编码芯片，PCM编码芯片将模拟电压信号转换为64kbps速率的数字信号到AMBE编码芯片，AMBE编码芯片将64kbps的高速语音数字信号压缩成低速语音数字信号后发送给FPGA芯片，FPGA芯片提取出有效数据后重新组成UART串口数据帧，到UART串口芯片后发送给远端。

本发明的特点及有益效果是：采用FPGA进行系统控制和数据处理；使用专用语音压缩芯片实现语音信号压缩编码。采用UART串口对外进行通信；实现过程灵活、可靠。所采用的压缩编码算法可以实现在低码率、实时、保密等条件下传输，并能获得优良的语音质量，而且能有效节省带宽。此电路设计可以提高语音数字化信息的速率，从标准的64kbps压缩至2.4kbps，提高了数据的有效性，从而降低了通信数据信息的码速。

附图说明

图1为本发明的电路连接原理框图；

图2为图1中FPGA芯片内部电路结构原理框图；

图3为本发明的FPGA工作流程图。

具体实施方式

    以下结合附图对本发明作进一步说明：