[发明专利]电压切换电路

说明书

一种电压切换电路，包括：多个晶体管、第一控制电路与第二控制电路。第一晶体管的源极连接至一第一电压源，栅极连接至一节点b1。第二晶体管的源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点b2。第三晶体管的源极连接至该节点b2，栅极连接至一第二电压源，漏极连接至输出端。第一控制电路，连接至该节点b1；而第二控制电路，连接至该输出端。

技术领域

本发明涉及一种切换电路，且特别涉及一种运用于非易失性存储器的电压切换电路。

背景技术

众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。再者，非易失性存储器由多个记忆胞(memory cell)排列而成记忆胞阵列(memory cell array)，而每个记忆胞中皆包含一浮动栅晶体管(floatinggate transistor)。

基本上，在编程模式(program mode)时，记忆胞阵列会接收一高电压(highvoltage)，使得选定记忆胞(selected memory cell)中浮动栅晶体管的浮动栅极(floating gate)被注入(inject)热载子(hot carrier)。

同理，在抹除模式(erase mode)时，记忆胞阵列也会接收高电压(high voltage)，用以退出(eject)选定记忆胞内浮动栅晶体管的浮动栅极所存储的热载子。

由于在编程模式与抹除模式时，选定记忆胞皆需要接收高电压用来控制热载子的注入或者退出。因此，在非易失性存储器中需要有一电压切换电路(voltage switchcircuit)，并于不同的工作模式时提供各种操作电压至记忆胞阵列。

一般来说，上述的高电压(例如18V)远高于一般逻辑电路中5V、3.3V或1.8V的逻辑电平。因此，电压切换电路需要经过特别的设计才能够运用于非易失性存储器。

发明内容

本发明的主要目的提出一种运用于非易失性存储器中的电压切换电路，根据非易失性存储器的工作模式，提供对应的操作电压至记忆胞阵列。

本发明涉及一种电压切换电路，连接至一非易失性存储器的一记忆胞，该电压切换电路包括：一第一晶体管，源极连接至一第一电压源，栅极连接至一节点a1；一第二晶体管，源极连接至该第一电压源，栅极连接至一节点b1；一第三晶体管，源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点a2；一第四晶体管，源极连接至该第二晶体管的漏极，栅极接收该致能信号，漏极连接至一节点b2；一第五晶体管，源极连接至该节点a2，栅极连接至一第二电压源，漏极连接至一第一输出端；一第六晶体管，源极连接至该节点b2，栅极连接至该第二电压源，漏极连接至一第二输出端；一第一控制电路，连接至该节点a1、该节点b1与该节点a2；以及一第二控制电路，连接至该第一输出端与该第二输出端；其中，在该非易失性存储器的一编程模式以及一抹除模式时，该第一电压源提供一高电压且该第二电压源提供一开启电压；在该非易失性存储器的一读取模式时，该第一电压源与该第二电压源提供一逻辑高电平；以及该高电压大于该开启电压，且该开启电压大于该逻辑高电平。

本发明涉及一种电压切换电路，连接至一非易失性存储器的一记忆胞，该电压切换电路包括：一第一晶体管，源极连接至一第一电压源，栅极连接至一节点b1；一第二晶体管，源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点b2；一第三晶体管，源极连接至该节点b2，栅极连接至一第二电压源，漏极连接至一输出端；一第一控制电路，连接至该节点b1；以及一第二控制电路，连接至该输出端；其中，在该非易失性存储器的一编程模式以及一抹除模式时，该第一电压源提供一高电压且该第二电压源提供一开启电压；在该非易失性存储器的一读取模式时，该第一电压源与该第二电压源提供一逻辑高电平；以及，该高电压大于该开启电压，且该开启电压大于该逻辑高电平。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：