[发明专利]降低电路功耗的电路及降低电路功耗的方法

说明书

本发明提供一种降低电路功耗的电路及降低电路功耗的方法。所述降低电路功耗的电路包括：第一本体电路和谐振电路；所述第一本体电路用于实现对应的预设功能；所述谐振电路与所述第一本体电路并联，用于将所述谐振电路与所述第一本体电路连接的节点调制为高阻抗状态。本发明技术方案中，通过谐振电路，将所述谐振电路与第一本体电路连接的节点调制为高阻抗状态，从而有效的解决了现有技术中悬空电路的问题，进而可以有效的降低电路功耗。

技术领域

本发明涉及一种电路技术领域，特别是涉及一种降低电路功耗的电路及降低电路功耗的方法。

背景技术

随着通信技术的发展和产品的不断革新，当前的电子通讯产品功能越来越多，这就要求我们的产品电路图，layout图能够尽可能的支持最多的功能。但是在实际应用时会根据实际需求贴片其中一部分功能，其他不需要的电路将不进行贴片，这样就会带来悬空的射频电路，这些电路或长或短。

现有的方法是在分支点预留OR断开位置，但实际操作中总会出现各种尾巴，特别是射频T/RX线路上必然会带来一定的功率损耗，若这些射频悬空电路不能很好的处理，不仅会造成电路功耗，而且还可能影响电路的整体性能。

因此，如何有效的避免射频悬空电路带来的功耗就成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种降低电路功耗的电路及降低电路功耗的方法，用于解决现有技术中由于射频悬空电路导致的高功耗的问题。

为实现上述目的及其他相关目的，本发明提供一种降低电路功耗的电路，所述降低电路功耗的电路包括：第一本体电路和谐振电路；

所述第一本体电路用于实现对应的预设功能；

所述谐振电路与所述第一本体电路并联，用于将所述谐振电路与所述第一本体电路连接的节点调制为高阻抗状态。

优选的，所述谐振电路的线路长度与所述第一本体电路的输入信号的波长相关。

优选的，所述谐振电路的线路长度为所述第一本体电路的输入信号的波长的四分之一。

优选的，所述降低电路功耗的电路还包括：第二本体电路；所述第二本体电路通过所述谐振电路与所述第一本体电路并联。

优选的，当所述第二本体电路接收相应的输入信号时，所述第二本体电路通过零欧姆电阻与所述谐振电路连接。

优选的，当所述第二本体电路不接收相应的输入信号时，所述第二本体电路与所述谐振电路断开连接。

优选的，所述谐振电路包括：至少包括一个零欧姆电阻，所述零欧姆电阻的一端作为所述谐振电路与所述第一本体电路连接的节点；所述零欧姆电阻的另一端接地。

本发明还提供一种降低电路功耗的方法，所述降低电路功耗的方法包括：

在完成第一本体电路之后，设置与所述第一本体电路并联的谐振电路；

调整所述谐振电路的线路长度以调制所述谐振电路与所述第一本体电路连接的节点处于高阻抗状态。

优选的，所述谐振电路的线路长度与所述第一本体电路的输入信号的波长相关。

优选的，所述谐振电路的线路长度为所述第一本体电路的输入信号的波长的四分之一。

如上所述，本发明的降低电路功耗的电路及降低电路功耗的方法，具有以下有益效果：

本发明技术方案中，设置谐振电路与第一本体电路并联，从而将谐振电路与第一本体电路相连接的节点调制为高阻抗状态，这样可以有效的避免现有技术中的射频悬空电路，从而降低电路的功耗，并提高电路的性能。