[发明专利]一种带加抖整形的△∑小数频率综合器

说明书

技术领域

本发明涉及一种微电路结构，尤其涉及一种既能加抖、消除杂散，又具有噪声整形功能，不会增加锁相环环路噪底的ΔΣ小数频率综合器。

背景技术

ΔΣ小数型频率综合器是锁相环频率综合器中的一种，其基本结构与锁相环频率综合器基本相同，但是在分频器中加入了ΔΣ调制器来实现小数分频，其基本结构如图1所示，通过ΔΣ调制器产生的随机序列去控制分频器瞬时分频比的变化，实现了小数分频比的功能。同时ΔΣ调制器能够对分频比进行随机处理，并且能够将量化噪声推向高频，对小数杂散的优化起到了很大的作用。

全数字ΔΣ调制器的寄存器仍然是有限的，输出序列还是无法避免周期性的存在，特别在输入为一些周期性的小数时，输出序列的周期性会更强，从而会造成一些小数输出杂散。为了消除输出序列的周期性，常见的解决方法是在ΔΣ调制器的输入端输入一个线性反馈移位寄存器(LFSR)产生的伪随机序列，如图2所示。这种伪随机序列近似为高斯白噪声，只会破坏输出序列的周期性，并不会对ΔΣ调制器的调制功能产生影响。

但该LFSR加抖的解决方案并不完善：LFSR加抖的ΔΣ频率综合器中LFSR加抖模块的能量曲线如图3中a所示，在整个频谱中能量分布是均匀的，锁相环环路的滤波器能量曲线如图3中c所示，具有低通特性，这样该频率综合器在工作时会有一个很严重的问题，因为锁相环环路滤波器的低通特性并不能完全滤除LFSR加抖模块带来的噪声，这样会抬高整个锁相环环路的噪底、适得其反，影响锁相环的整体性能。

发明内容

本发明的目的旨在提出一种带加抖整形的ΔΣ小数频率综合器，解决现有技术中锁相环噪声较高的问题，本发明能够有效滤除低频噪声，切实保证频率综合器的频率输出特性。

为实现上述目的本发明的技术解决方案为：一种带加抖整形的ΔΣ小数频率综合器，包括由鉴频鉴相器1、电荷泵2、环路滤波器3、压控振荡器4、多模分频器5、自动频率校准电路6、ΔΣ调制器7和LFSR加抖电路9所组成的基本电路，其中所述鉴频鉴相器1、电荷泵2、环路滤波器3、压控振荡器4、多模分频器5构成锁相环，其特征在于：在ΔΣ调制器7伪随机序列输入端与LFSR加抖电路9之间设有抑制锁相环环路噪底的加抖整形电路8，ΔΣ调制器7、加抖整形电路8和LFSR加抖电路9构成频率信号控制电路，频率信号控制电路的输出端连接多模分频器5。

其中，所述的加抖整形电路8由级数可控的一级或多级微分器构成。

本发明相比背景技术的优点为：

本发明所研制的ΔΣ小数频率综合器经加抖整形的改进投入应用后，较之于传统此类频率综合器，在工作时既能加抖消除杂散，又能显著抑除低频噪声，降低锁相环环路的噪底，切实保证频率综合器的较好的频率输出特性。

附图说明

图1是现有常见的ΔΣ频率综合器电路结构示意图；

图2是对图1作加抖改良的ΔΣ频率综合器电路结构示意图；

图3是图2所示电路中LFSR加抖的能量曲线图；

图4是本发明带加抖整形的ΔΣ小数频率综合器电路结构示意图；

图5是本发明加抖整形电路的优选实施示意图。

具体实施方式

下面结合附图和实施例对本发明做进一步详细的说明。

本发明针对传统加抖的ΔΣ小数频率综合器在实际应用中，锁相环低频噪音难以得到抑制，而使得频率综合器整体输出性能变差的问题，创新提出了一种加抖整形的同类综合器。

如图4和图5所示，是本发明创新改良的ΔΣ小数频率综合器电路结构示意图及其加抖整形电路的优选实施示意图。结合图1至图3所示的传统ΔΣ小数频率综合器，其是由鉴频鉴相器1、电荷泵2、环路滤波器3、压控振荡器4、多模分频器5、自动频率校准电路6、ΔΣ调制器7、加抖整形电路8和LFSR加抖电路9构成的，其工作原理与图2所示的频率综合器电路基本相同，且为本领域技术人员所易于理解，故不予详述。而作为本创造的创新特征，在ΔΣ调制器7伪随机序列输入端和LFSR加抖电路9之间增加了加抖整形电路8，区别于传统LFSR加抖，该方案既能加抖，消除杂散，又能具有噪声整形的功能，不会增加锁相环环路的噪底。

如图4所示，LFSR加抖9和加抖整形电路8构成本发明的加抖整形模块，该加抖整形模块的能量曲线如图3中b所示，在整个频谱中能量分布是低频很低，往高频方向上逐渐增加，即噪声被整形到高频频段上，这样锁相环环路的滤波器能量曲线低通特性能够有效的滤除高频的噪声，从而该噪声整形模块在工作时既能加抖消除杂散，又不会给锁相环带来较多的噪声，能够有效的保证频率综合器的频率输出特性。