[发明专利]一种实现伽罗瓦域乘法的装置及其应用方法

说明书

技术领域

本发明属数字信号处理器技术领域，涉及一种实现伽罗瓦域乘法的装置及其应用方法，其是对伽罗瓦域乘法的硬件实现。

背景技术

有限域包含有限个元素，且目前有限域乘法被广泛应用于密码学领域，许多加密认证算法都利用了有限域乘法。F域为一种至少包含两个元素的有限域，在F域上有加法和乘法两种算法操作被定义，且加法和乘法操作均为针对二元的算法操作。伽罗华域(GFQ)为最小的有限域，只包含0和1两个元素，同时加法和乘法都只进行模2操作，因此加法与异或逻辑等效，可以用一个异或门来实现，而乘法等效于与逻辑，可以用一个与门实现。

有限域可以用非多项式P(x)＝x^m+P_m-1x^m-1+…+P₁+P₀来定义，令α∈GF(2^m)是P(x)的根，即P(α)＝0则称{1αα²…α^m-1}为多项式的基或标准基，GF(2^m)中每个元素都可以根据多项式来表示，比如对于A＝a_m-1a_m-2…a₁a₀可以表示为其中a_i即为基下的坐标，假设α＝[1α…α^m-1]^T，a＝[a₀ a₁…a_m-1]^T，则A＝α^Ta。

当加罗华域运算扩展应用到很多位时，计算就非常难以实现，同时硬件实现也会变得不太容易。传统加罗华域乘法的硬件多采用通用处理器实现，因此高数据量的计算效果主要受限于内部结构，这导致了计算性能无法大幅度提高。目前，伽罗华域的研究成果主要针对于算法方面，尤其是关于通用多项式算法的各种优化。然而，至今的算法优化方式实现起来的复杂度比较大，且优化结果也很难达到理想效果。

发明内容

本发明主要针对硬件的处理速度、硬件的实现简易度以及32位伽罗瓦域乘法算法的易于实现度，提出一种实现伽罗瓦域乘法的装置及其应用方法，其采用64级32位选择器组成的易于实现、结构简单的伽罗瓦域乘法的硬件实现。

本发明是通过以下技术方案实现的：一种实现伽罗瓦域乘法的装置，其包括：

选择前段模块，其包括2个32位第一选择器、1个第一乘法器和1个第一异或电路；其中一个第一选择器根据被乘数rn的31位，选择乘数rm或者0，得到中间结果pp0；该第一乘法器对中间结果pp0进行乘2操作，得到中间结果pp00；该第一异或电路对中间结果pp00和伽罗瓦系数进行异或操作，得到中间结果pp01；另一个第一选择器根据中间结果pp0的31位选择中间结果pp00或者中间结果pp01，得到中间结果pp1作为该选择前段模块的输出；

选择组件模块，其包括30个选择组件，每个选择组件的电路完全相同且前后串接，前一个选择组件输出作为后一个选择组件的输入，每个选择组件包括2个32位第二选择器、1个第二乘法器和2个第二异或电路，在同一个选择组件中：其中一个第二异或电路对前一级的中间结果ppi和乘数rm进行异或操作，得到中间结果ppi0，其中，i＝1，3，2n-1，…，61，n为正整数，其中一个第二选择器根据选择信号，选择中间结果ppi或者中间结果ppi0，得到中间结果pp(i+1)，该第二乘法器对中间结果pp(i+1)进行乘2操作，得到中间结果pp(i+1)0，另一个第二异或电路对中间结果pp(i+1)0和伽罗瓦系数进行异或操作，得到中间结果pp(i+1)1，另一个第二选择器根据中间结果pp(i+1)的31位选择中间结果pp(i+1)0或者中间结果pp(i+1)1，得到中间结果pp(i+2)作为相应选择组件的输出；其中，该选择组件模块的输入为中间结果pp1，该选择组件模块的输出为中间结果pp61，其中，第一个选择组件的第一个第二选择器的选择信号为被乘数rn的30位，30个选择组件的第一个第二选择器的选择信号不同；

选择后段模块，其包括1个32位第三选择器和1个第三异或电路，该第三异或电路对该选择组件模块的输出即中间结果pp61和乘数rm进行异或操作，得到中间结果pp610，该第三选择器根据被乘数rn的0位，选择中间结果pp61或者中间结果pp610，得到伽罗瓦域乘的输出rs。

本发明还提供上述实现伽罗瓦域乘法的装置的应用方法，该应用方法包括以下步骤：

一、选择前段：