[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置的制造方法，特别地，能够适合用于混装有非易失性存储器和通常的MISFET（Metal Insulator Semiconductor Field Effect Transistor：金属绝缘体半导体场效应晶体管）的半导体装置。

背景技术

在逻辑电路、存储器电路、模拟电路等中混装有非易失性存储器的半导体集成电路（LSI：Large Scale Integrated circuit：大规模集成电路）正在普及。在逻辑电路等中，在MISFET之中也多使用在栅极绝缘膜具备氧化硅（SiO₂）膜的MOSFET（Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管）。另一方面，在非易失性存储器中有利用在栅极绝缘膜具备电荷积蓄膜的FET的非易失性存储器。在电荷积蓄膜中存在陷阱能级，通过载流子被该陷阱能级捕获（积蓄），从而FET的阈值电压发生变化，利用这样的现象来存储信息。即使向电路的电源供给被停止，被陷阱能级捕获的载流子也会被保持，因此，作为非易失性存储器来发挥作用。作为电荷积蓄膜，多使用氮化硅（Si₃N₄）膜，由在栅极电极与沟道之间被势垒膜夹持的3层构造形成。作为势垒膜，多使用氧化硅（SiO₂）膜，上述3层构造的膜被称为ONO（Oxide/Nitride/Oxide）膜。这样的FET由于其构造而被称为MONOS（Metal/Oxide/Nitride/Oxide/Semiconductor）型FET。在混装有非易失性存储器的LSI的制造方法中，需要将通常的FET的栅极绝缘膜和ONO膜形成在同一半导体衬底上，提出了各种技术。

在专利文献1中，公开了将MOSFET和MONOS型FET形成在同一半导体衬底上的技术。在实施方式1和2中，公开了如下制造方法，即，先在半导体衬底上的整个面形成ONO膜和形成MONOS型FET的栅极电极的多晶硅膜，之后对形成MOSFET的区域进行开口，然后形成MOSFET的栅极氧化膜和多晶硅膜。在实施方式3和4中，公开了如下制造方法，即，反过来先在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜，之后形成ONO膜和形成MONOS型FET的栅极电极的多晶硅膜。

现有技术文献

专利文献

专利文献1：日本特开2012–216857号公报。

发明要解决的课题

本发明者对专利文献1进行研究的结果是，知晓存在以下那样的新的课题。

在专利文献1的实施方式3和4所记载的制造方法中，如该文献的图22所示，在形成MONOS型FET的栅极电极的多晶硅膜上形成帽式绝缘膜32，之后，对MONOS型FET的栅极电极进行构图（图23），进而，对MOSFET的栅极电极进行构图（在实施方式3中图24、在实施方式4中图25）。虽然在该文献中未进行说明，但是，进行如下的光刻工序：用抗蚀剂覆盖图23的状态的半导体衬底的整个面，留下MONOS型FET的区域和MOSFET的形成栅极电极的区域来进行开口。此时，抗蚀剂被以大致均等的膜厚进行涂敷，但是，在MONOS型FET的区域中已经对栅极电极进行了构图，因此，为了填补其凹凸，使栅极电极上的抗蚀剂的膜厚比其它区域薄。因此，在除了栅极电极部分以外除去形成MOSFET的栅极电极的多晶硅膜的蚀刻工序中，抗蚀剂膜也被同时蚀刻，因此，MONOS型FET的栅极电极上的从一开始就形成得比其它区域薄的抗蚀剂膜消失，MONOS型FET的栅极电极露出，有可能受到蚀刻的损伤。

发明内容

本发明的目的在于，在为了将MOSFET和非易失性存储器用FET（MONOS型FET）形成在同一半导体衬底上而依次进行MOSFET的栅极电极膜的形成、非易失性存储器用FET的栅极电极膜的形成、非易失性存储器用FET的栅极电极的构图、MOSFET的栅极电极的构图的制造方法中，能够抑制对MOSFET的栅极电极进行构图的蚀刻工序中的对非易失性存储器用FET的栅极电极的蚀刻损伤。

以下对用于解决这样的课题的方案进行说明，根据本说明书的记述和附图，其它课题和新的特征变得清楚。

用于解决课题的方案

根据一个实施方式，如下所述。