[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法。

背景技术

在存储器产品中，非挥发性存储器(non-volatile memory)具有可进行多次数据的存入、读取或抹除等操作且存入的数据在断电后也不会消失的优点，因此已成为许多电子产品中必须具备的存储元件。

一般而言，非挥发性存储器包括选择晶体管(select transistor)以及多个存储单元(memory cell)。为了使选择晶体管具有低的操作电压以易于开关，通常在选择晶体管中会使用较薄的栅介电层。然而，较薄的栅介电层无法承受在邻近存储单元所施加的高电压。若是为了承受存储单元的高电压而在选择晶体管中使用较厚的栅介电层，将会导致所需的操作电压升高。因此，如何维持选择晶体管具有较低的操作电压，并使选择晶体管可承受邻近存储单元所施加的高电压，为当前所需研究的课题。

发明内容

本发明的目的在于提供一种半导体元件及其制造方法，可使选择晶体管具有较低的操作电压，并可同时承受在邻近存储单元所施加的高压。

为达上述目的，本发明提供一种半导体元件。半导体元件包括衬底、存储元件以及选择晶体管。存储元件位于衬底上。选择晶体管位于衬底上且与存储元件电连接。选择晶体管包括选择栅极、第一介电层以及第二介电层。选择栅极位于所述衬底上。第一介电层具有第一厚度且位于选择栅极与衬底之间。第二介电层具有第二厚度且位于选择栅极与衬底之间，并与第一介电层相邻。第一介电层比第二介电层邻近存储元件。第一厚度大于第二厚度。

在本发明的一实施例中，第二厚度与第一厚度的比介于1/10至2/3之间。

在本发明的一实施例中，第一厚度介于60埃至160埃之间。

在本发明的一实施例中，第二厚度介于16埃至40埃之间。

在本发明的一实施例中，第一介电层的长度大于第一介电层与第二介电层的长度总和的1/5。

在本发明的一实施例中，第一介电层的长度介于第一介电层与第二介电层的长度总和的1/5至1/2之间。

在本发明的一实施例中，存储元件包括控制栅极以及电荷存储层。控制栅极位于衬底上。电荷存储层位于控制栅极与衬底之间。

在本发明的一实施例中，选择栅极的长度大于控制栅极的长度。

在本发明的一实施例中，半导体元件还包括第一掺杂区、第二掺杂区以及第三掺杂区。第一掺杂区位于相邻的两个选择栅极之间的衬底中。第二掺杂区位于选择栅极与控制栅极之间的衬底中。第三掺杂区位于控制栅极未与选择栅极相邻的一侧的衬底中。

在本发明的一实施例中，半导体元件还包括阱区，位于衬底中。第一掺杂区、第二掺杂区以及第三掺杂区位于阱区中。阱区为第一导电型；第一掺杂区、第二掺杂区以及第三掺杂区为第二导电型。

本发明提供一种半导体元件的制造方法，包括以下步骤。提供衬底。在衬底上形成图案化的电荷存储材料层，图案化的电荷存储材料层具有第一开口，裸露出衬底。在第一开口裸露的衬底上形成第一介电材料层。在衬底上形成掩模层，掩模层具有第二开口，裸露出第一介电材料层。以掩模层为掩模，移除第二开口裸露的第一介电材料层，以形成图案化的第一介电材料层，图案化的第一介电材料层具有第三开口，裸露出衬底。移除掩模层。在第三开口裸露的衬底上形成第二介电材料层。在衬底上形成至少两个控制栅极，并在控制栅极之间形成至少两个选择栅极。每一选择栅极覆盖部分图案化的第一介电材料层与部分第二介电材料层。每一控制栅极覆盖部分电荷存储材料层。移除未被选择栅极覆盖的图案化的第一介电材料层与第二介电材料层，以形成至少两个第一介电层以及至少两个第二介电层。移除未被控制栅极覆盖的图案化的电荷存储材料层，以形成至少两个电荷存储层。每一第一介电层具有第一厚度，每一第二介电层具有第二厚度，第一厚度大于第二厚度。

在本发明的一实施例中，制造方法还包括以下步骤。在相邻的两个选择栅极之间的衬底中形成第一掺杂区。在每一选择栅极与相邻的控制栅极之间的衬底中分别形成第二掺杂区。在每一控制栅极未与选择栅极相邻的一侧的衬底中分别形成第三掺杂区。

在本发明的一实施例中，制造方法还包括在衬底中形成阱区。第一掺杂区、第二掺杂区以及第三掺杂区位于阱区中。阱区为第一导电型；第一掺杂区、第二掺杂区以及第三掺杂区为第二导电型。

在本发明的一实施例中，第一介电层的长度大于第一介电层与第二介电层长度总和的1/5。