[发明专利]基于T型分数阶积分电路模块的0.3阶含y方Lorenz型混沌系统电路

权利要求书

1.一种T型通用分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，电阻Ry与电容Cy串联，形成第二部分，电阻Rz与电容Cz串联，形成第三部分，电阻Rw与电容Cw串联，形成第四部分，电阻Ru与电容Cu串联，形成第五部分，电阻Rv与电容Cv串联，形成第六部分，第一部分与后面五部分为并联连接。

2.根据权利要求1所述一种T型通用分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。

3.根据权利要求1所述一种T型通用分数阶积分电路模块，所述0.3阶积分电路模块，其特征在于：所述电阻Rx＝3.983M，所述电位器Rx1＝0K，所述电阻Rx2＝3.3M、Rx3＝680K、Rx4＝2K、Rx5＝1K，所述电容Cx＝0.02512uF，所述电容Cx1＝22nF、Cx2＝2.2nF、Cx3＝1nF、Cx4悬空；所述电阻Ry＝4.908M，所述电位器Ry1＝1K,所述电阻Ry2＝3.9M、Ry3＝1M、Ry4＝5.1K、Ry5＝2K，所述电容Cy＝4.898uF，所述电容Cy1＝4.7uF、Cy2＝150nF、Cy3＝47nF、Cy4悬空；所述电阻Rz＝2.401M，所述电位器Rz1＝0K，所述电阻Rz2＝2M、Rz3＝200K、Rz4＝200K、Rz5＝1K，所述电容Cz＝1.117uF，所述电容Cz1＝1uF、Cz2＝100nF、Cz3＝10nF、Cz4＝4.7nF；所述电阻Rw＝1.248M，所述电位器Rw1＝8K和所述电阻Rw2＝1M、Rw3＝200K、Rw4＝20K、Rw5＝20K，所述电容Cw＝0.2399uF，所述电容Cw1＝220nF、Cw2＝10nF、Cw3＝6.8nF、Cw4＝3.3nF；所述电阻Ru＝0.710M，所述电位器Ru1＝0K和所述电阻Ru2＝500K、Ru3＝200K、Ru4＝10K、Ru5＝0K，所述电容Cu＝0.04704uF，所述电容Cu1＝47nF、Cu2悬空、Cu3悬空、Cu4悬空；所述电阻Rv悬空，所述电容Cv悬空。

4.基于T型通用分数阶积分电路模块的0.3阶含y方的Lorenz型混沌系统电路，其特征在于：

(1)含y方的Lorenz型混沌系统的数学模型i：

dxdt=a(y-x)dydt=bx+cy-xzia=20,b=14,c=10.6,d=2.8dzdt=y2-dz]]>

(2)一个含y方的0.3阶Lorenz型混沌系统的数学模型ii为：

dαxdtα=a(y-x)dαydtα=bx+cy-xziia=20,b=14,c=10.6,d=2.8,α=0.3dαzdtα=y2-dz]]>

(3)根据0.3阶含y方的Lorenz型混沌系统的数学模型ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和T型0.3阶积分电路模块U5、T型0.3阶积分电路模块U6、T型0.3阶积分电路模块U7构成反相加法器和反相0.3阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN；

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4和T型0.3阶积分电路模块、T型0.3阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和T型0.3阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2；

所述运算放大器U1的第1引脚通过电阻R7与U1的第6引脚相接，第2引脚通过电阻R6与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接T型0.3阶积分电路模块U6的A引脚，第7引脚接输出y，通过电阻R1与第13引脚相接，通过电阻R8与第2引脚相接，接T型0.3阶积分电路模块U6的B引脚，接乘法器U4的第1、3引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R5与第2引脚相接，接乘法器U3的第1引脚，接T型0.3阶积分电路模块U5的B引脚，第9引脚接T型0.3阶积分电路模块U5的A引脚，第13引脚通过电阻R2与第14引脚相接，第14引脚通过电阻R3与第9引脚相接；

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R12与第9引脚相接，接乘法器U3的第3引脚，接接T型0.3阶积分电路模块的B引脚，第9引脚接T型0.3阶积分电路模块U7的A引脚，第13引脚通过电阻R10接第14引脚，第14引脚通过电阻R13接第9引脚；

所述乘法器U3的第1引脚接U1的第8脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接U1第6引脚，第8引脚接VCC；

所述乘法器U4的第1,3引脚接U1的第8脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC；

所述T型0.3阶积分电路模块U5的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚；

所述T型0.3阶积分电路模块U6的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚；

所述T型0.3阶积分电路模块U7的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。