[发明专利]具有熔丝保护的电容器

说明书

优先权要求和交叉引用

本申请要求于2014年1月29日提交的标题为“MiM Capacitors with E-Fuse Protection”的第61/933,182号美国临时申请的优先权和权益，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及具有熔丝保护的电容器，及其制造方法。

背景技术

半导体器件用于很多电子器件中，诸如计算机、手机等等。半导体器件包括集成电路，通过以下步骤在半导体晶圆上形成该集成电路：在半导体晶圆上方沉积多种薄膜材料并图案化薄膜材料以形成集成电路。集成电路通常包括场效应晶体管(FET)。

当制造这些器件时，半导体器件的可靠性通常是个大问题。随着密度的不断增大以及现代半导体处理所要求的占位面积不断降低，可靠性面临越来越大的问题。例如，由于导致覆盖问题的器件(诸如晶体管)之间的小间距引起或用于器件的薄膜的击穿会产生可靠性问题。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种电路，包括：有源电路，具有第一电源节点和第二电源节点；第一电容器和第一熔丝，所述第一电容器串联连接至所述第一熔丝以形成第一部分；以及第二电容器和第二熔丝，所述第二电容器串联连接至所述第二熔丝以形成第二部分，所述第一部分和所述第二部分并联连接在一起并且并联连接在所述第一电源节点和所述第二电源节点之间。

在该电路中，所述第一熔丝和所述第二熔丝中的每个均为电熔丝。

在该电路中，所述第一电容器和所述第二电容器中的每个均为金属-绝缘体-金属(MiM)电容器。

在该电路中，所述有源电路是片上系统(SOC)的至少一部分。

在该电路中，所述有源电路是三维集成电路(3D IC)的至少一部分。

该电路进一步包括连接在所述第一电源节点和所述第二电源节点之间的电源。

根据本发明的另一方面，提供了一种电路，包括：电容器的阵列；熔丝，所述电容器中的每个都与所述熔丝的至少一个串联连接，相应的串联连接的所述熔丝和所述电容器连接在第一电源线和第二电源线之间；以及有源电路，连接在所述第一电源线和所述第二电源线之间。

在该电路中，每个熔丝均为电熔丝。

在该电路中，每个电容器均为金属-绝缘体-金属(MiM)电容器。

在该电路中，所述有源电路是片上系统(SOC)的至少一部分。

在该电路中，所述有源电路是三维集成电路(3D IC)的至少一部分。

该电路进一步包括连接在所述第一电源线和所述第二电源线之间的电源。

根据本发明的又一方面，提供了一种方法，包括：提供电路，所述电路包括与第一电源线和第二电源线之间的电容器组并联连接的有源电路，所述电容器组包括多个部分，所述多个部分中的每个部分均包括串联连接的电容器和熔丝；以及使所述多个部分的至少一个部分中的所述熔丝熔断。

在该方法中，使所述熔丝熔断包括所述熔丝的熔丝元件的材料的电迁移。

在该方法中，当使所述多个部分的至少一个部分中的所述电容器短路的缺陷发生时，所述熔丝的熔断。

该方法进一步包括使用所述电容器组抑制所述第一电源线和所述第二电源线之间的电压差。

在该方法中，所述多个部分中的每个电容器均为金属-绝缘体-金属(MiM)电容器。

在该方法中，所述多个部分中的每个熔丝均为电熔丝。

该方法进一步包括将电源连接在所述第一电源线和所述第二电源线之间。

在该方法中，在使所述熔丝熔断之后，所述有源电路保持运行。

附图说明

当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据一些实施例的包括由熔丝保护的电容器的芯片。

图1B是根据一些实施例的图1A的芯片，其中，电容器具有缺陷。

图2是根据一些实施例示出可靠性的提高的曲线图。

图3至图6是根据一些实施例的可以使用的熔丝的各种布局图案。

图7至图10是根据一些实施例的形成芯片的步骤的截面图。

图11是根据一些实施例的芯片的截面图。

具体实施方式