[发明专利]自适应可调节的流水线以及适应性地调节流水线的方法

说明书

技术领域

本发明总体涉及流水线式的数据处理单元，具体是用于适应性地调节流水线的系统和方法，以及采用这种系统和方法的流水线式的数据处理单元。

背景技术

功率警觉计算(power-awarecomputing)在处理器和/或流水线结构的设计中是需要重要关注的问题。在功率警觉计算中，处理器通常被设计为在多个频率和电压等级上运行。已知的功率警觉计算方法包括动态频率调整(dynamicfrequencyscaling)，其中通过将时钟频率降低到最低要求的水平来获得低的处理器利用期间；以及动态电压和频率调整，其中较低的时钟频率允许供给电压的相应下降。

同时，目前大多数处理器采用流水线架构，其中指令执行过程被分解成一系列能够被按顺序执行的分立的流水线级(pipelinestages)。许多数据处理或者计算功能块采用流水线结构。流水线在数据设计领域是一种基本的、常用的结构。对于一些流水线，其中的每个级采用门控时钟(clockgating)技术。门控时钟能够节约功耗，因为在空闲期间，能够将时钟关断以节约寄存器的动态功率消耗。

发明内容

当数字芯片采用流水线架构时，在频率较高时，需要相对较长的流水线，在频率较低时，仅仅只需要相对较短的流水线。对此，当具有相对较长的流水线的数据处理块运行在较低的频率时，该流水线有时仍然具有很大的正时序余量(positivetimingslack)，这不利于节约功耗。也就是说，无需用该相对较长的流水线来运行该较低的频率，短的流水线就已足够。然而，当前的流水线一般具有固定的流水线结构，其具有固定数量的级，并且在制造完成后，该流水线的级结构是不能改变的。从数字设计的基本知识可知，仅仅只有组合单元进行真正的数据处理和计算，其产生的中间结果存储在中间的级的寄存器中，并且这些寄存器的时钟翻转(clocktoggles)并不真正产生作用。因此，当运行在较低频率时，就有机会节约一些功耗。

因此，期望提供一种新的流水线结构，其能够适应性地根据需要改变或调节其结构以节约功耗。

为了实现上述目的，本发明的提供了下列的技术方案。

在体现本发明第一方面的示例性实施方式中，提供了一种数据处理单元，该数据处理单元包括控制器；和包括多个流水线级的流水线；该控制器被配置成响应于该流水线所运行的频率的改变而旁路(bypass)或者开启(activate)所述多个流水线级中的至少一个。该数据处理单元可进一步包括用于所述多个流水线级中的每个的门控时钟单元；该控制器被配置成响应于所述多个流水线级中的至少一个的旁路或者开启而停止或者开启时钟引脚(clockpin)。

在体现本发明的第二方面的示例性实施方式中，提供了一种适应性地调节流水线的方法。该方法包括响应于流水线的运行频率的下降旁路流水线中的至少一个流水线级的寄存器。该方法还可包括响应于该流水线的运行频率的上升开启该流水线中的至少一个流水线级的被旁路的寄存器并开启传送至所述至少一个流水线级的被旁路的寄存器的时钟信号。

下面将更详细地描述本发明的其它方面和实施方式。

附图说明

附图以示例的方式图示了本发明，其并不构成对本发明的限制。在附图中相同的数字表示相同的部件，其中：

图1为传统的流水线结构的一部分示意性实施例；

图2显示了一种根据示例性实施方式的适应性的可调节流水线结构；

图3显示了另一种根据示例性实施方式的适应性的可调节流水线结构；

图4显示了另一种根据示例性实施方式的适应性的可调节流水线结构；

图5是根据一种示例性实施方式的用于适应性地调节流水线结构的方法的示意流程图；

图6A显示了一种流水线结构的示意图；

图6B显示了图6A中的流水线结构，其中旁路了三个流水线级并且停止了传输到该三个流水线级的相应的时钟信号；

图6C显示了图6A中的流水线结构，其中旁路了四个流水线级并且停止了传输到该四个流水线级的相应的时钟信号；

图7显示了根据数据序列中无效数据或有效数据到达的位置来动态地旁路或开启流水线结构的级的简化示意图。

具体实施方式