[发明专利]一种基于FPGA的多路无线信道监听装置

说明书

技术领域

本发明涉及一种基于FPGA的多路无线信道监听装置，属于无线数据通信领域。

背景技术

随着物联网产业的高速发展，无线通信协议已成为研究热点。在无线通信协议的开发和测试的过程中，通常会使用无线数据包监听器捕获指定信道的射频数据包，结合相关软件对数据包进行解码和显示，快速的发现并解决一些常见的问题，减少开发和测试的周期。

现有的无线数据包监听器大多仅能监听单个信道的数据，在开发采用跳频技术的通信协议时，如ISA100.11a、WIA-PA、WirelessHART等工业无线标准，需要同时监听多个信道的数据。能够监听多个信道的监听装置，受限于核心控制单元的处理能力，容易产生总线竞争，影响传输效率；另一方面，核心控制单元的引脚输出驱动能力有限，容易引发通信失败。

发明内容

为了解决现有技术的不足，本发明提出了一种基于FPGA的多路无线信道监听装置，利用FPGA在数据获取方面良好的实时与并行控制性能，以IEEE802.15.4标准为基础，针对2.4GHz频段，能够同时监听16路无线信道，并且传输效率高，通信效果稳定。

本发明为解决其技术问题所采用的技术方案是：提供了一种基于FPGA的多路无线信道监听装置，包括FPGA核心控制单元、与其连接的2路以上无线RF接收器，以及PC机，所述FPGA核心控制单元包括依次连接的USB2.0通信模块、数据传输控制模块、2路以上缓存模块、以及SPI通信接口模块，其中，SPI通信接口模块包括2路以上SPI数据接收单元，以及与USB2.0通信模块连接的SPI命令输出单元，2路以上缓存模块的每一路缓存模块均由并联的计数器单元、数据缓存单元和长度缓存单元组成，各路缓存模块中的计数器单元、数据缓存单元以及长度缓存单元分别同数据传输控制模块连接，每一路缓存模块中的计数器单元、数据缓存单元以及长度缓存单元分别与一路SPI数据接收单元连接；所述2路以上无线RF接收器分别与FPGA核心控制单元的2路以上SPI通信接口单元连接；所述PC机通过USB2.0通信接口与FPGA核心控制单元的USB2.0通信模块连接；所述无线RF接收器、缓存模块以及SPI数据接收单元的个数相同。

所述2路以上无线RF接收器为16路2.4G无线RF接收器，均采用CC2530芯片，16路2.4G无线RF接收器的16个接收信道以5MHz为间隔，平均分布在2405～2480MHz之间。

所述USB2.0通信接口采用DS_FT2232H芯片和93LC56BT-I/OT芯片。

所述FPGA核心控制单元包括EP3C10E144芯片和EPCS4SI8N芯片。

本发明基于其技术方案所具有的有益效果在于：

(1)本发明FPGA核心控制单元包括EP3C10E144芯片和EPCS4SI8N芯片，16个CC2530芯片与FPGA核心控制单元中的SPI通信接口模块的连接采用一对一和多对一的方式分别传输数据和指令，其中各个CC2530芯片的SPI0作为主机，负责将无线数据报文传至FPGA核心控制单元，SPI1作为从机，负责接收来自FPGA核心控制单元的指令，如信道设置、数据传输设置等，能够避免总线竞争，提高了传输效率；

(2)本发明的16片CC2530的SPI1都接收来之FPGA核心控制单元的控制命令信号，采用了4片总线缓冲芯片74LS125来驱动SPI接口，能够避免因FPGA核心控制单元的芯片的引脚输出驱动能力有限而引发通信失败的情形；

(3)本发明的基于FPGA的多路无线信道监听装置，可以为无线通信协议开发提供数据分析、辅助设计等服务，是一种极为有效的协议测试工具。

附图说明

图1是基于FPGA的多路无线信道监听装置的结构框图。

图2是CC2530芯片与EP3C10E144芯片的连接示意图。

图3是FPGA核心控制单元的逻辑框图。

图4是USB2.0通信接口与EP3C10E144芯片的连接电路图。

图5是CC2530芯片与2.4G无线RF接收器的连接电路图。

图6是FPGA核心控制单元的SPI命令输出模块的连接电路图。

图7是FPGA核心控制单元与CC2530芯片的连接电路图。

图8是FPGA核心控制单元的外围电路连接电路图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。