[发明专利]锁存电路及包括锁存电路的半导体器件

权利要求书

1.一种锁存电路，包括：

第一储存节点至第N储存节点，其中N为等于或大于四的偶数；以及

第一对晶体管至第N对晶体管，其中的每对包括通过所述第一储存节点至所述第N储存节点之中对应的节点彼此串联耦接的PMOS晶体管和NMOS晶体管，

其中，所述PMOS晶体管在所述PMOS晶体管的栅极耦接至储存节点中的被包括在所述对晶体管的前一个内的存储节点，

其中，所述NMOS晶体管在所述NMOS晶体管的栅极耦接至储存节点之中的被包括在所述对晶体管的下一个内的储存节点，

其中，所述第一对晶体管至第N对晶体管的PMOS晶体管形成在第一有源区内，

其中，所述第一对晶体管至第N对晶体管的NMOS晶体管形成在与所述第一有源区分隔开的第二有源区内，

其中，所述第一对晶体管至第N对晶体管的PMOS晶体管顺序布置在形成于所述第一有源区中的矩形的每个角落处，所述第一有源区为单个区域，以及

其中，所述第一对晶体管至第N对晶体管的NMOS晶体管顺序布置在形成于所述第二有源区中的矩形的每个角落处，所述第二有源区为单个区域。

2.如权利要求1所述的锁存电路，

其中，所述第一对晶体管至第N对晶体管的PMOS晶体管采用耦接至具有不同极性的储存节点的PMOS晶体管定位成彼此相邻的方式来布置，以及

其中，所述第一对晶体管至第N对晶体管的NMOS晶体管采用耦接至具有不同极性的储存节点的NMOS晶体管定位成彼此相邻的方式来布置。

3.如权利要求1所述的锁存电路，

其中，所述第一对晶体管和第三对晶体管的PMOS晶体管布置在对角方向上，第二对晶体管和第四对晶体管的PMOS晶体管布置在对角方向上，并且所述第一对晶体管和第三对晶体管的PMOS晶体管以及第二对晶体管和第四对晶体管的PMOS晶体管布置成彼此相邻，以及

其中，所述第一对晶体管和所述第三对晶体管的NMOS晶体管布置在对角方向上，所述第二对晶体管和所述第四对晶体管的NMOS晶体管布置在对角方向上，并且所述第一对晶体管和所述第三对晶体管的NMOS晶体管以及所述第二对晶体管和所述第四对晶体管的NMOS晶体管布置成彼此相邻。

4.如权利要求1所述的锁存电路，其中，所述PMOS晶体管和所述NMOS晶体管中的每个具有采用环形形状或U形形成的栅极。

5.如权利要求1所述的锁存电路，

其中，每个所述PMOS晶体管具有将所述第一有源区分成两个区域的栅极，以及

其中，每个所述NMOS晶体管具有将所述第二有源区分成两个区域的栅极。

6.如权利要求1所述的锁存电路，

其中，所述第一有源区掺杂了P型半导体，以及

其中，所述第二有源区掺杂了N型半导体。

7.如权利要求1所述的锁存电路，

其中，所述第一储存节点至第N储存节点之中的两个或更多个节点被驱动以接收数据，以及

其中，数据通过耦接至所述第一储存节点至第N储存节点之中的一个或更多个节点的数据线输出。

8.一种锁存电路，包括：

第一PMOS晶体管至第N PMOS晶体管，其顺序布置在第一有源区内，其中N为等于或大于四的偶数；以及

第一NMOS晶体管至第N NMOS晶体管，其顺序布置在与所述第一有源区分隔开的第二有源区内，

其中，第K PMOS晶体管与第K NMOS晶体管彼此串联耦接，并且耦接至第K PMOS和第KNMOS晶体管的节点耦接至第K-1 NMOS晶体管的栅极以及第K+1 PMOS晶体管的栅极，其中1≤K≤N，

其中，所述第一PMOS晶体管至第N PMOS晶体管顺序布置在形成于所述第一有源区中的矩形的每个角落处，所述第一有源区为单个区域，以及

其中，所述第一NMOS晶体管至第N NMOS晶体管顺序布置在形成于所述第二有源区中的矩形的每个角落处，所述第二有源区为单个区域。