[发明专利]多个独立的串行链接存储器

权利要求书

1.一种存储器设备，包括：

闪烁存储器；

读取电路，其被配置为从所述闪烁存储器获取读取数据，以便随后传输该读取数据；

输出缓冲器，其被配置为接收所述读取数据并响应于输出使能信号通过输出端口传输所述读取数据，所述输出使能信号被保持在一个逻辑电平一段时间，所述一段时间界定从所述输出端口传输的数据的长度；

时钟输入，其被配置为接收具有边沿的时钟信号；以及

附加电路，其被配置为在与所述输出使能信号被保持在所述逻辑电平的所述一段时间对应的持续时间，随着所述边沿串行地从所述输出端口时钟输出所述读取数据。

2.根据权利要求1所述的存储器设备，其中，在所述输出使能信号被驱动到所述逻辑电平后，所述输出缓冲器以预定的延迟通过所述输出端口传输所述读取数据。

3.根据权利要求1所述的存储器设备，还包括：

第一输入端口，其被配置来接收命令信息；以及

第二输入端口，其被配置来接收输入使能信号，该输入使能信号通过从不活动状态到活动状态的转变来指示包含所述命令信息的命令数据流的开始。

4.根据权利要求3所述的存储器设备，其中，所述命令数据流包括串行数据流。

5.根据权利要求1所述的存储器设备，其中，所述读取数据包括串行数据流。

6.一种存储器设备，包括：

闪烁存储器；

读取电路，其被配置为从所述闪烁存储器获取读取数据，以便随后传输该读取数据；

输出缓冲器，其被配置为接收所述读取数据并响应于输出使能信号通过输出端口传输所述读取数据，从所述输出端口传输的所述读取数据包括第一数据流和第二数据流，基于所述输出使能信号的逻辑电平来区分所述第一数据流和所述第二数据流，所述输出使能信号被保持在一个逻辑电平一段时间，所述一段时间界定从所述输出端口传输的所述第一数据流和所述第二数据流的长度。

7.根据权利要求6所述的存储器设备，还包括：

第一输入端口，其被配置来接收命令信息；以及

第二输入端口，其被配置来接收输入使能信号，该输入使能信号通过从不活动状态到活动状态的转变来指示包含所述命令信息的命令数据流的开始。

8.根据权利要求7所述的存储器设备，其中，所述命令数据流包括串行数据流。

9.根据权利要求6所述的存储器设备，其中，所述读取数据包括串行数据流。

10.根据权利要求6所述的存储器设备，其中，在所述输出使能信号被驱动到所述逻辑电平后，所述输出缓冲器以预定的延迟通过所述输出端口传输所述读取数据。

11.一种用于提供数据流的方法，包括：

将输出使能信号驱动到活动状态一段时间，所述一段时间基本上对应于要在闪烁存储器设备的输出端口处串行出现的数据的多个比特，所述多个比特的大小多达页面缓冲器的大小；

在所述一段时间从所述输出端口传输数据的所述多个比特；

接收自由运行时钟，所述自由运行时钟具有不活动到活动以及活动到不活动转变；以及

在所述一段时间期间，在所述自由运行时钟的每个不活动到活动转变处从所述输出端口传输所述数据的一个比特。

12.根据权利要求11所述的方法，还包括：

接收从不活动状态到活动状态转变的输入使能信号，该输入使能信号指示包含命令信息的命令数据流的开始；以及

接收所述命令数据流。

13.根据权利要求12所述的方法，其中，所述命令信息包括读取命令。

14.根据权利要求12所述的方法，其中，所述命令信息包括读取地址。

15.根据权利要求12所述的方法，其中，在所述输入使能信号处于活动状态时，在所述自由运行时钟的每个不活动到活动转变处接收所述命令数据流的比特。