[发明专利]图像感测器件

说明书

一种图像感测器件包括：第一读取单元，其适于通过读取第一像素信号来产生第一读取信号；第一输入线，其适于传送第一像素信号；第一反馈线，其适于反馈第一读取信号；第二读取单元，其被设置成与同一行中的第一读取单元相邻，并且适于通过读取第二像素信号来产生第二读取信号；第二输入线，其适于传送第二像素信号；以及第二反馈线，其适于反馈第二读取信号，其中，第一输入线和第一反馈线被设置成与第二输入线和第二反馈线对称。

相关申请的交叉引用

本申请要求2013年12月20日提交的申请号为10-2013-0160394的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体设计技术，且更具体而言，涉及一种图像感测器件。

背景技术

通常，图像感测器件涉及通过利用具有对入射光响应属性的半导体来捕获图像的器件。电荷耦合器件(CCD)技术已经广泛地用于图像感测器件。然而，随着互补金属氧化物半导体(CMOS)技术快速地发展，研发了利用CMOS技术的图像感测器件(在下文中，被称作为CMOS图像感测器件)。与典型的电荷耦合器件(CCD)技术相比，CMOS图像感测器件具有的优势在于，模拟与数字控制电路可以被直接实施为单个芯片上的集成电路(IC)。

CMOS图像感测器件具有与其像素阵列中的列的数量一样多的比较器。比较器将从布置在每一行的像素输出的像素信号转换成数字信号。比较器将像素信号与斜坡信号进行比较，以输出被储存为图像的数字信号。

图1是图示典型的图像感测器件的布局的框图。

参见图1，图像感测器件包括像素阵列AR，其具有被布置成行和列的多个像素。利用为了便于解释的简化实例，像素阵列AR中的像素被布置成两行ROW0至ROW1以及四列COL0至COL3。将描述与列COL0至COL3中的每个相对应的结构。

接下来将描述与第一列COL0相对应的第一列路径。

第一列路径包括：第一像素储存单元MIMI0、第一传输线CL0、第一比较单元AMP0、第一输入线IL0、第一反馈线FL0、第一放大储存单元MIMO0、第一初次输出线OTL0、以及第一二次输出线OBL0。第一像素储存单元MIMI0储存从第一列COL0的像素Gr0和B0输出的第一像素信号。第一传输线CL0在列方向上延伸，并且将从第一列COL0的像素Gr0和B0输出的第一像素信号传送至第一像素储存单元MIMI0。第一比较单元AMP0读取储存在第一像素储存单元MIMI0中的第一像素信号，并且产生为数字信号的第一差分读取信号。第一输入线IL0在列方向上延伸，并且将储存在第一像素储存单元MIMI0中的第一像素信号传送至第一比较单元AMP0。第一反馈线FL0与第一输入线IL0平行地延伸，并且反馈第一差分读取信号的第一初次读取信号。第一放大储存单元MIMO0储存第一初次读取信号。第一初次输出线OTL0在列方向上延伸，并且将第一初次读取信号传送至第一放大储存单元MIMO0。第一二次输出线OBL0与第一初次输出线OTL0平行地延伸，并且将第一差分读取信号中的第一二次读取信号传送至内部电路(未示出)。

第一像素储存单元MIMI0在列方向上与第一列COL0中的像素Gr0和B0间隔开。第一比较单元AMP0在列方向上与第一像素储存单元MIMI0间隔开。第一放大储存单元MIMO0在列方向上与第一比较单元AMP0间隔开。

接下来将描述与第二列COL1相对应的第二列路径。