[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成牺牲图形；采用沉积设备，在所述牺牲图形和衬底上沉积侧墙材料层，刻蚀所述侧墙材料层，在所述牺牲图形侧壁形成侧墙；以所述侧墙为硬掩膜，刻蚀所述衬底，形成半导体图形。采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层，在所述沉积侧墙材料层的过程中，所述沉积设备的输出射频功率在第一功率和第二功率间切换，所述第一功率和第二功率的频率不同。能够使侧墙材料层内部产生的拉伸应力和压缩应力部分相互抵消，从而在刻蚀侧墙材料层形成侧墙之后，侧墙中的总体应力较小，不容易发生变形。以所述侧墙为掩膜形成半导体图形的特征尺寸更小。

技术领域

本发明涉及半导体领域，具体涉及一种半导体结构的形成方法。

背景技术

随着半导体光刻工艺特征尺寸的不断缩小，现有的曝光设备已经很难通过减小掩膜版上的图形尺寸，来进一步缩小图形的最小线宽和间距。

为进一步缩小图形的最小线宽和间距，现有技术发展了自对准型双重曝光(Self-Aligned Double Patterning，SADP)技术。图1至图3示出了一种常见的自对准型双重曝光工艺在的部分过程：在衬底01上以光刻的方法定义牺牲图形02，在衬底01和牺牲图形02顶部和侧壁上沉积薄膜03，对薄膜03进行刻蚀，去除衬底01上以及牺牲图形02顶部的薄膜03，在牺牲图形02侧壁形成侧墙04，然后去除牺牲图形02，保留牺牲图形02侧壁上的侧墙04。由于侧墙04的宽度与薄膜03的厚度相近，而薄膜03厚度能够比现有技术曝光设备所能制作出图形的特征尺寸更小，且薄膜03的厚度容易控制，因此侧墙04的宽度能够比现有技术曝光设备形成图形的特征尺寸更小。并且，侧墙04的密度是牺牲图形02密度的2倍，以侧墙04作为硬掩膜对衬底01进行刻蚀，形成的半导体图形密度是牺牲图形02密度的2倍。

由此可见，侧墙04的质量是影响自对准型双重曝光技术质量的关键因素。但是采用现有自对准型双重曝光技术中，如图3所示，在去除牺牲图形02后，侧墙04可能朝向牺牲图形02原位置倾斜，或者，侧墙04也可能被向牺牲图形02原位置倾斜。

以倾斜的侧墙04作为硬掩膜，对衬底01进行刻蚀，形成的半导体图形形貌分辨率较差，并且半导体图形的形状与所需要形成的形状不一致。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，改善自对准型双重曝光中侧墙的质量，使侧墙不容易倾斜，进而改善以侧墙为掩膜刻蚀形成的图形形貌。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底；

在所述衬底上形成牺牲图形；

采用沉积设备在所述牺牲图形和衬底上沉积侧墙材料层，在所述沉积侧墙材料层的过程中，所述沉积设备的输出射频功率在第一功率和第二功率间切换，所述第一功率和第二功率的频率不同；

刻蚀所述侧墙材料层，在所述牺牲图形侧壁形成侧墙；

去除所述牺牲图形；

以所述侧墙为掩膜刻蚀所述衬底，形成半导体图形。

可选的，第一功率的频率大于第二功率的频率，所述沉积侧墙材料层的过程包括第一沉积和第二沉积；在第一沉积中，所述输出功率为第一功率的时间占所述第一沉积工艺总时间的比例在40％到50％之间；在第二沉积中，所述输出功率为第一功率的时间占所述第二沉积工艺总时间的比例在90％到100％之间。

可选的，第一功率的频率大于第二功率的频率，所述沉积侧墙材料层的过程包括：第一沉积和第二沉积；在第一沉积中，所述输出射频功率为第一功率；第二沉积中，所述输出射频功率为第二功率。