[发明专利]一种数字信号阻抗匹配电路设计方法

说明书

技术领域

本发明涉及数字信号处理领域，尤其是涉及一种数字信号阻抗匹配电路设计方法。

背景技术

近年来，随着电子技术的发展，高速数字电路的应用越来越广泛。事实上，随着PCB印刷电路板上数字信号频率的不断升高，如何保证PCB上信号的完整性成为人们在实现电路功能以外所关注的另一个焦点。PCB合理的元器件布局、PCB各电路层的划分、PCB上各元器件之间走线的宽度和长度等将直接决定原理图中功能可实现的电路设计在形成PCB后是否能够正常工作。信号完整性是指信号在传输线上的传输质量。影响信号完整性的原因众多，例如：串扰、反射、地弹等，信号完整性正在逐渐形成理论体系。阻抗匹配是信号完整性理论中的重要的一个环节，如果PCB上的信号传输线过长、传输线上传送的信号频率过高，又不采用任何阻抗匹配的措施的话，往往信号传输会受到极大的影响而无法正常工作。

但是，完全按照理论计算去设计电路实现阻抗匹配又是个非常繁杂的过程,在实际工作过程中，该方法不但浪费时间且不实际，没有使用价值；且因为设计过程中经常选用不同厂家提供的数子芯片，数字芯片的各个数字特性并不是完全一样，因此设计师很少选择这种方法，更多的是根据实际情况结合自己的工作经验对电路进行设计，但是设计出的电路因为存在“经验值”，往往设计完成后的电路需要在实际调试过程中不断的调试改进，大大的延长了产品开发的周期。因此，电子设计师希望能有一套完整的设计方法能解决这一问题。

发明内容

本发明的目的是在现有技术的基础上，提供一种数字信号阻抗匹配电路设计方法，利用器件厂商提供的器件模型进行器件特性分析，并在特性分析的基础上完善电路设计，最终达到理想的设计结果。

为实现上述目的，本发明采用如下技术方案：

一种数字信号阻抗匹配电路设计方法，该方法包括以下步骤：

在仿真系统中录入设计电路中各个器件的数字模型；

根据电路的复杂情况设计电路需要的PCB板层，每一层定义不同的特性；

根据仿真系统计算PCB板层中其中一层的典型走线宽度的特性阻抗值；

根据计算出的特性阻抗值决定采用某种阻抗匹配电路；

根据采用的阻抗匹配电路，在仿真系统中设计出其原理图，并激活每个器件之间的输入或输出特性；

通过输入不同的阻抗、电容值、电感值以及走线长度值，模拟出不同的匹配效果；

根据数字电路的输出特性阻抗值选择与之匹配的阻抗匹配电路。

在上述技术方案中，所述PCB板层设置为不同属性，不同的属性决定该层中不同的波导结构。

在上述技术方案中，所述波导结构包括但不限于微带线、带状线。

在上述技术方案中，所述PCB板层设置为金属层或绝缘层。

在上述技术方案中，所述金属层的导电金属厚度、金属类型、金属的电阻率和温度系数均为可调节。

在上述技术方案中，所述绝缘层的绝缘厚度、绝缘的介电常数、介电常数的频率、温度和损耗角均为可调。

综上所述，由于采用了上述技术方案，本发明的有益效果是：采用本发明的技术方案，数字电路设计师可以在仿真系统的环境下对需设计的电路就行阻抗匹配电路的设计，完成设计定型的电路直接应用到实际电路中，大量的减少实际电路的调试环节，不但能节约大量的时间，同时也能提供电路设计的精确度。特别是针对高频、射频电路的设计，可以减少大量的调试整改环节，使得电路设计一次定型，使得输出的数值信号精度更高。

具体实施方式

根据本发明记载的技术方案，采用Mentorgraphic公司的HyperLynx软件包中的LineSim做为仿真平台。IBIS模型是基于厂商在一定测试条件下提供的一系列电流/电压（I/V）和电压时间（V/T）曲线基础上建立起来的仿真模型，用来描述各个器件管脚的输入输出特性（I/O）。由于IBIS模型只能描述器件的外部特性，不涉及器件的内部细节，因此大多数器件厂商都会提供器件的IBIS模型。同时，IBIS模型的抽象层次要比传统的SPICE模型高，是建立在器件级的模型，模拟时所需要的计算量少，且速度高。同时IBIS模型是在裸片上外加一定测试电路或者是通过模拟获得，因此具有非常高的精度，能够正确反映芯片的输入/输出的管脚特性。

本发明的技术方案在上述基础上，提出数字信号阻抗匹配电路设计方法，影响设计阻抗匹配电路的因素很多，不过主体部分还是PCB半的层叠设计，PCB板层的设计直接决定在该层走线的波导结构、填充材料的介电常数等影响走线特性阻抗的映射。