[发明专利]隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种隧穿场效应晶体管及其制备方法。

背景技术

互补金属氧化物半导体器件(Complementary Metal Oxide Semiconductor,CMOS)是微电子集成电路的核心组成器件，其尺寸和工作电压遵循摩尔(Moore)定律，以获得更优异的性能和更高的集成密度。然而，随着COMS的尺寸的减小，其功耗也在持续增加。部分原因是短沟道效应引起的泄露电流的增加，同时也归咎于器件的供电电压越来越难以缩减。其中，CMOS器件的供电电压难以缩减主要是由于CMOS器件的亚阈值摆幅较大，一般高于60mv/dec。而隧穿场效应晶体管(Tunnel Field Effect Transistor,TFET)被认为是替代CMOS器件的较好的器件。然而，目前TFET的工作时的载流子的隧穿方向与栅电场不在同一个方向上，即点隧穿机制。因此，现有技术中，采用点隧穿机制导致载流子隧穿几率较低，使得TFET存在隧穿电流小的缺点，并且亚阈值摆幅较难达到60mV/dec。

发明内容

提供一种隧穿场效应晶体管，采用线隧穿机制提高了隧穿场效应晶体管的载流子隧穿效率，具有较高的驱动电流和较陡直的亚阈值摆幅，并且器件采用立体结构，提高了芯片的集成密度。

一方面，提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：

第一掺杂类型衬底；

两个漏极区，分别设于所述第一掺杂类型衬底的相对的两侧；

第一外延层，设置于所述第一掺杂类型衬底及所述两个漏极区上；

两个源极区，设置于所述第一外延层上且每个源极区分别与一漏极区相对应；

栅极区及栅介质层，所述栅极区设置在两个源极区之间且通过所述栅介质层设置在所述第一外延层上，且所述栅极区与两个源极区之间设置所述栅介质层。

在第一方面的第一种实施方式中，所述隧穿场效应晶体管还包括：

第二外延层，所述第二外延层围绕所述栅介质层设置。

在第一方面的或结合第一方面的第一种实施方式得到的第二种实施方式中，所述第一外延层包括凹槽，所述凹槽设置于所述第一外延层远离所述第一掺杂类型衬底的表面，所述栅介质层包括第一部分和两个第二部分，两个第二部分设置于所述第一部分相对的两端，所述栅极区通过所述第一部分设置在所述第一外延层上，所述第二部分设置于所述栅极区与所述源极区之间。

结合第一方面的第二种实施方式，在第一方面的第三种实施方式中，所述栅介质层还包括第一延伸部，所述第一延伸部自所述第二部分远离所述第一部分的端面向外延伸，以覆盖部分所述源极区，所述栅极区包括设置在所述第一部分上的本体及第二延伸部，所述第二延伸部自所述本体远离所述第一部分的端面向外延伸，且所述第二延伸部覆盖在所述第一延伸部上。

结合第一方面或者第一方面的第一种实施方式或者第二种实施方式，在第一方面的第四种实施方式中，所述栅极区为矩形、梯形、T形、U形或者V形中的形状之一。

结合第一方面或者第一方面的第一种实施方式至第一方面的第四种实施方式中的任意一种实施方式，在第一方面的第五种实施方式中，所述源极区为由所述第一外延层进行第二掺杂类型离子掺杂而形成，所述漏极区由所述第一类型掺杂衬底进行第一掺杂类型离子掺杂而形成。

结合第一方面的第五种实施方式，在第一方面的第六种实施方式中，对于所述源区及所述漏区而言，所述第一掺杂类型为P型重掺杂，所述第二掺杂类型为N型重掺杂；或者对于所述源区及所述漏区而言，所述第一掺杂类型为N型重掺杂，第二掺杂类型为P型重掺杂。

第二方面，提供了一种隧穿场效应晶体管的制备方法，所述隧穿场效应晶体管的制备方法包括：

提供衬底；

在所述衬底的两个相对的侧边分别形成漏极区，所述两漏极区之间的衬底定义为第一掺杂类型衬底；

在所述第一掺杂类型衬底及所述两个漏极区上设置外延层；

在所述外延层上，且对应每个所述漏极区分别形成一个源极区，位于两个所述源极区下表面以下的外延层定义为第一外延层；

形成覆盖在所述第一外延层上及两个所述源极区相对的两个侧壁的栅介质层，所述栅介质层形成一凹槽；

在所述栅介质层形成的凹槽内形成栅极区。

在第二方面的第一种实施方式中，所述步骤“在所述衬底的两个相对的侧边分别形成漏极区，所述两漏极区之间的衬底定义为第一掺杂类型衬底”包括：