[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供具有第一区域、第二区域和电阻区的半导体衬底，在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极，在所述电阻区上形成第三伪栅极，所述第三伪栅极上表面包括第一接触区、第二接触区和隔开区，在所述第一伪栅极上表面形成第一硬掩膜层，在所述第二伪栅极上表面形成第二硬掩膜层，在所述第三伪栅极上表面形成第三硬掩膜层，之后去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露所述第一接触区和第二接触区，最后在所述第一接触区和第二接触区形成金属硅化物。所述方法使良率大幅提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

在集成电路中，高电阻是一个重要部件。高电阻是相对于硅化物等低电阻而言的电阻器件。高电阻的电阻率通常可以为100ohm/sq～2000ohm/sq。而低电阻的硅化物，例如镍硅化物(NiSi)的电阻率通常在70ohm/sq以下。高电阻的制作工艺和过程必须得到很好地调整，以确保高电阻的值和温度系数达到所需要求。

传统技术中，多采用氧化硅/多晶硅(SiO₂/poly-Si)栅结构，因此可以选用未掺杂的多晶硅作为高电阻，并且高电阻通过接触插塞和硅化物连接出去。

随着半导体结构的特征尺寸的减小，为了大幅度减小栅隧穿电流和栅极电阻，消除多晶硅耗尽效应，提高器件可靠性，缓解费米能级钉扎效应，采用高K(介电常数)介质层/金属栅结构代替传统的氧化硅/多晶硅栅结构已成为业界的共识，即HKMG工艺技术得到广泛地发展。

然而，在HKMG工艺过程中，多晶硅表面通常被硬掩膜层覆盖以防止硅化物的形成。一旦硬掩膜层不足以完全保护多晶硅上表面，导致多晶硅上表面形成硅化物，则此硅化物在伪栅去除阶段无法被去除，进而影响后续金属栅极的形成。因此HKMG工艺中，硅化物难以被运用于生成高电阻，即：由于在HKMG工艺没有能够在部分未掺杂多晶硅生成硅化物，因此，在HKMG工艺中，多晶硅很难被连接成高电阻。

由此可知，在HKMG工艺中，高电阻的制作是业界面临的一个难题。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以解决在HKMG工艺中，高电阻制作困难的问题。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有第一区域、第二区域和电阻区；

在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极，在所述电阻区上形成第三伪栅极，所述第三伪栅极上表面包括第一接触区、第二接触区和隔开区，所述隔开区将所述第一接触区和第二接触区隔开；

在所述第一伪栅极上表面形成第一硬掩膜层，在所述第二伪栅极上表面形成第二硬掩膜层，在所述第三伪栅极上表面形成第三硬掩膜层；

去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露所述第一接触区和第二接触区；

在所述第一接触区和第二接触区形成金属硅化物。

可选的，去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露所述第一接触区和第二接触区的步骤包括：

在所述第一硬掩膜层上表面和所述第一伪栅极两侧，所述第二区域上方，以及所述第三硬掩膜层上表面和所述第三伪栅极两侧形成侧墙材料层；

刻蚀位于所述第二区域上方的所述侧墙材料层，并去除位于所述第一接触区和第二接触区上方的所述侧墙材料层；

以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的所述第三硬掩膜层进行刻蚀，直至去除部分厚度的所述第三硬掩膜层；