[发明专利]PIP电容器的制备方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种PIP电容器的制备方法。

背景技术

多晶硅-绝缘薄膜-多晶硅(PIP)电容器与高阻值多晶硅(HRP)是模拟与 射频电路中经常同时使用的两种元器件。PIP电容器是应用于防止模拟电路发射 噪声和频率调制的器件。PIP电容器具有由多晶硅形成的下部电极和上部电极。 在器件需要大电容的情况下，通常使用PIP电容器。

目前的PIP电容器与高阻值多晶硅制备过程包括：

如图1a所示，首先，在半导体衬底1的第一区域101和第二区域102上形 成下部多晶硅电极2，之后依次形成覆盖所述半导体衬底1和下部多晶硅电极2 的绝缘薄膜3以及上部多晶硅层4，接着对第一预定区域101上的下部多晶硅层 4以及绝缘薄膜3进行刻蚀，在半导体衬底1的第二区域上仅保留下部多晶硅电 极2以作为高阻值多晶硅，在半导体衬底1的第二区域上形成上部多晶硅电极4’ 和绝缘薄膜3’，所述第二区域上的下部多晶硅电极2、绝缘薄膜3’以及上部多晶 硅电极4’构成PIP电容器。由于下部多晶硅电极2的存在，使得绝缘薄膜3以 及上部多晶硅层4形成台阶，在刻蚀过程中，上部多晶硅层4的台阶处会形成 多晶硅的残留5，如图1b中所示。这部分残留5会对半导体器件的后续工艺产 生影响，或者残留5剥落从而影响工艺中其他器件单元。

发明内容

本发明的目的在于，提供一种多晶硅-绝缘薄膜-多晶硅(PIP)电容器的工 艺制备方法，避免器件结构中形成多晶硅残留。

为解决上述技术问题，本发明提供一种PIP电容器的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上形成第一多晶硅层，选择性刻蚀所述第一多晶硅层， 形成第一多晶硅电极；

沉积隔离层，所述隔离层覆盖所述第一多晶硅电极和所述半导体衬底；

选择性刻蚀所述隔离层，保留靠近所述第一多晶硅电极的侧壁处的所述隔 离层，形成一隔离结构，并且所述隔离结构的宽度由所述半导体衬底表面向所 述第一多晶硅电极的方向逐渐减小；

沉积绝缘薄膜，所述绝缘薄膜覆盖所述第一多晶硅电极、所述半导体衬底 以及所述隔离结构；

沉积第二多晶硅层，所述第二多晶硅层覆盖所述绝缘薄膜；

选择性刻蚀所述第二多晶硅层以及所述绝缘薄膜，分别形成第二多晶硅电 极以及介质层，并露出所述第一多晶硅电极以及所述半导体衬底。

可选的，所述隔离结结构远离所述第一多晶硅电极的侧壁与所述半导体衬 底表面之间成一预定角度，所述预定角度的范围为60°-85°。

可选的，所述隔离层的厚度为

可选的，所述隔离层为无定型碳。

可选的，采用化学气相沉积方法沉积所述隔离层。

可选的，在选择性刻蚀所述第二多晶硅层以及所述绝缘薄膜之后去除所述 隔离结构。

可选的，采用热氧化方法去除所述隔离结构。

可选的，所述绝缘薄膜包括依次沉积的一第一氧化物层、一氮化物层以及 一第二氧化物层。

可选的，所述第一氧化物层为氧化硅、所述氮化物层为氮化硅，所述第二 氧化物层为氧化硅。

可选的，所述第二多晶硅电极的长度和宽度均小于所述第一多晶硅电极的 长度和宽度。

与现有技术相比，本发明提供的PIP电容器的制备方法中，所述第一多晶 硅电极侧壁形成的所述隔离结构使得沉积在第一多晶硅电极上的绝缘薄膜以及 第二多晶硅层不会形成台阶，在刻蚀所述第二多晶硅层以及所述绝缘薄膜的过 程中，不会形成多晶硅的残留，因而提高器件的可靠性。

附图说明

图1a-1b为现有技术中PIP电容器制备过程中对应的器件剖面结构示意图；

图2为本发明一实施例中PIP电容器的制备方法的流程图；

图3a-3f为本发明一实施例中PIP电容器的制备方法各步骤对应的半导体结 构的剖面图。

具体实施方式

下面将结合示意图对本发明的PIP电容器的制备方法进行更详细的描述， 其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述 的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于 本领域技术人员的广泛知道，而并不作为对本发明的限制。