[发明专利]一种FinFET制备方法

说明书

技术领域

本发明涉及半导体制备领域，具体涉及一种FinFET制备方法。

背景技术

随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)是一种立体型器件，包括在衬底上竖直形成的鳍以及与鳍相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。由于FinFET具有功耗低，面积小的优点，目前已被各晶圆厂商所广泛应用。

图1为FinFET的立体结构图，1为衬底，2为刻蚀衬底1所形成的鳍状结构(Fin)，3为填充在相邻鳍状结构之间的氧化层，栅电极材料层4覆盖在鳍状结构2和氧化层3之上。在FinFET器件中，需要氧化层3具有较为平整的上表面。但是在目前工艺中，氧化层3的顶面平整度很难满足技术人员的需求。这是由于在采用湿法回蚀形成图1所示的氧化层3后，由于湿法刻蚀对氧化层的刻蚀比较高，在刻蚀过程中很难控制，导致氧化层的表面不平整。

因此，如何有效的改善鳍状结构之间的氧化层的平坦性一直为本领域技术人员致力研究的方向。

发明内容

根据现有技术的不足，本发明提供了一种FinFET制备方法，其中，包括如下步骤：

提供一半导体衬底，在所述半导体衬底顶部自下而上依次沉积有第一硬掩模层和第二硬掩模层；

进行图案化处理，刻蚀所述第二硬掩模层、第一硬掩模层至所述半导体衬底中，以在所述半导体衬底中形成若干鳍状结构；

对第二硬掩模层进行减薄处理，以将部分第一硬掩模层的上表面予以暴露；

沉积氧化层并进行平坦化处理，以使该氧化层的上表面与所述第二硬掩模层的顶部平面齐平；

移除所述第二硬掩模层；

回蚀所述氧化层，以将各所述鳍状结构的侧壁予以外露。

上述的方法，其中，所述第一硬掩模层为SiN。

上述的方法，其中，所述第二硬掩模层为SiN、SiON、BN、无定形碳、TiN中的任意一种材料。

上述的方法，其中，所述第一硬掩模层和所述第二硬掩模层的厚度均大于

上述的方法，其中，至少对所述第二硬掩模层减薄5nm。

上述的方法，其中，在形成所述鳍状结构之前或之后，对所述第二硬掩模层进行减薄处理。

上述的方法，其中，采用湿法刻蚀工艺或者等离子刻蚀工艺回蚀所述氧化层。

上述的方法，其中，所述方法还包括：

移除所述第一硬掩模层，并沉积栅极材料层。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1为FinFET的立体结构图；

图2A-2F为本发明提供的一种FinFET的制备方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明提供了一种FinFET的制备方法，具体如下。

首先，参照图2A所示，提供一半导体衬底100，在该半导体衬底100的顶部自下而上依次制备有第一硬掩模层101和第二硬掩模层102。可选但非限制，第一硬掩模层101为SiN；第二硬掩模层102为SiN、SiON、BN、无定形碳、TiN中的任意一种材料。进一步优选的，上述的第一硬掩模层101和第二硬掩模层102厚度均大于

之后，进行图案化处理，刻蚀第二硬掩模层102、第一硬掩模层101至半导体衬底100中，以在半导体衬底100中形成若干鳍状结构100a。具体的，可在第二硬掩模层102顶部涂覆一层光刻胶，进行曝光显影工艺，在光刻胶中形成若干开口，并以具有开口的光刻胶向下进行刻蚀至衬底中，以形成图2B所示的结构。