[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；形成填充满所述凹槽的应力层；形成覆盖半导体衬底、应力层以及栅极结构的非晶半导体材料层；以所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层；采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力层表面形成盖帽层。上述方法可以提高晶体管的性能。

技术领域

本发明涉及半导体技术领域，特别涉及晶体管及其形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸逐渐缩小，晶体管的性能也受到影响。为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道区域施加压应力可以提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力，则可以提高沟道区域内的电子迁移率。

由于电子在单晶硅中的迁移率大于空穴的迁移率，所以，现有技术通常通过应力工程提高PMOS晶体管的空穴迁移率，以使得PMOS晶体管的载流子迁移率与NMOS晶体管的载流子迁移率匹配。一般通过采用应力材料形成PMOS晶体管的源极和漏极，以对PMOS晶体管的沟道区域施加压应力，从而提高所述PMOS晶体管的沟道区域内的空穴迁移率。具体包括：在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的应力材料一般为SiGe。现有技术也可以采用SiC作为NMOS晶体管的源极和漏极，进一步提高NMOS晶体管的载流子迁移率。

现有技术形成的源极和漏极表面具有凹陷，影响晶体管的性能。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；形成填充满所述凹槽的应力层；形成覆盖半导体衬底、应力层以及栅极结构的非晶半导体材料层；以所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层；采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力层表面形成盖帽层。

可选的，所述非晶半导体材料层的材料为非晶硅。

可选的，形成所述非晶半导体材料层的方法包括：采用气体SiH₄、H₂和Ar，反应温度为250℃～450℃，反应压强为50Pa～70Pa，其中，SiH₄的流量为20sccm～200sccm，H₂和Ar的流量均为10sccm～100sccm。

可选的，采用化学机械研磨工艺对所述非晶半导体材料层进行平坦化。

可选的，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，质量浓度为1.5％～2.4％，刻蚀温度为25℃～70℃，刻蚀时间为30s～30min。

可选的，通过调整所述湿法刻蚀的时间，控制所述盖帽层的厚度。

可选的，所述盖帽层的厚度为

可选的，所述应力层的材料为SiGe或SiC。

可选的，所述应力层包括位于凹槽内壁表面的种子层和位于种子层表面填充满所述凹槽的体层。

可选的，所述种子层的材料为SiGe，其中Ge的摩尔浓度为10％～25％；所述体层的材料为SiGe，其中Ge的摩尔浓度为25％～40％。