[发明专利]一种内存多位错误的处理方法及装置

说明书

本发明公开了一种内存多位错误的处理方法及装置，涉及计算机技术领域。为了解决现有技术中存在的当内存出现多bit错误时，计算机系统复位，计算机系统容错性差的问题而发明。其中，该方法包括：在计算机系统当前运行的所有进程中，根据每一个进程包含的文件信息，查找每一个进程的物理地址，该文件信息用于指示进程的物理地址以及进程的源数据所在的物理地址；若进程的物理地址包括发生错误的多位中的至少一位，则将该进程确定为目标进程；获取每个目标进程所使用的源数据，该源数据为执行所述目标进程所需的初始数据；若源数据未被修改，则根据获取的源数据执行所述目标进程。本发明应用于计算机系统中内存错误处理的过程中。

技术领域

本发明涉及计算机技术领域，尤其涉及一种内存多位错误的处理方法及装置。

背景技术

随着计算机技术的发展，计算机的应用越来越广泛，同时对计算机系统的容错性要求越来越高。其中，容错性是指在故障存在的情况下计算机系统不失效，仍然能够正常工作的特性。目前，计算机系统中，单个内存存在的故障主要包括单位(bit)错误和多bit错误两种。

目前，上述内存故障的处理流程如图1所示，该方法包括：

S101：内存控制器检测到内存故障。

S102：内存控制器上报不可屏蔽中断(Non-Maskable Interrupt,简称NMI)或者是系统管理中断(System Manager Interrupt，简称SMI)。

S103：操作系统(Operating System，简称OS)或者基本输入输出系统(BasicInput Output System，简称BIOS)接收到中断后记录发生错误的通道和地址、判断是单bit错误还是多bit错误。如果该内存故障为单bit错误，则执行步骤S1041；如果该内存故障为多bit错误，则执行步骤S1042。

S1041：退出中断流程。

S1042：复位计算机系统。

由于当计算机系统出现多bit错误时系统复位，因此正常运行的进程会与出现错误的进程一同被挂起，导致正常运行的进程无法执行，影响系统容错性。综上，当内存出现多bit错误时，计算机系统复位，进而计算机系统的容错性差。

发明内容

本发明实施例提供一种内存多位错误的处理方法及装置，为了解决现有技术中存在的当内存出现多bit错误时，计算机系统复位，计算机系统容错性差的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明提供了一种内存多位错误的处理方法，该方法应用于计算机系统中，该方法包括：

在所述计算机系统当前运行的所有进程中，根据每一个进程包含的文件信息，查找每一个所述进程的物理地址，所述文件信息用于指示所述进程的物理地址以及所述进程的源数据所在的物理地址；

若所述进程的物理地址包括所述发生错误的多位中的至少一位，则将所述进程确定为目标进程；

获取每个所述目标进程所使用的源数据，所述源数据为执行所述目标进程所需的初始数据；

若所述源数据未被修改，则根据获取的所述源数据执行所述目标进程。

结合第一方面，在第一方面的第一种实现方式中，所述获取每个所述目标进程所使用的源数据，包括：

根据所述目标进程中包含的文件信息，查找到所述源数据所在的物理地址；

获取所述物理地址中存储的所述源数据。