[发明专利]一种射频信号的采集与处理系统及其方法

权利要求书

1.一种射频信号的采集与处理系统，其特征在于：它包括主控计算机模块、4个高速存储模块、AD采集模块和光纤通道单元，所述的AD采集模块的输入端接收输入信号，高速存储模块、AD采集模块和光纤通道单元通过板间高速总线连接，高速存储模块、AD采集模块和光纤通道单元还同时通过CAN总线连接，所述的光纤通道单元通过PCIe与主控计算机模块连接，光纤通道单元还设有数据输出口。

2.根据权利要求1所述的一种射频信号的采集与处理系统，其特征在于：它还包括多个阵列天线和一个多通道接收机，所述的阵列天线接收射频信号，阵列天线的输出与多通道接收机连接，多通道接收机的输出与AD采集模块连接。

3.根据权利要求1所述的一种射频信号的采集与处理系统，其特征在于：所述的高速存储模块包括FLASH阵列、FPGA芯片、DSP处理器、一个用于存储文件系统与参数的NOR FLASH和一个用于接收来自FPGA芯片数据并传输给光口的光模块，所述的FLASH阵列与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片通过EMIF接口与DSP处理器连接，DSP处理器与PCI接口连接，DSP处理器还通过与以太网PHY芯片与千兆网口连接；所述的NOR FLASH与FPGA芯片连接，所述的光模块一端通过GTX接口和与FPGA芯片连接，另一端与光口连接；所述的FLASH阵列为采用了BCH纠错编码技术的FLASH阵列，FLASH阵列包括多组FLASH芯片，所述的多组FLASH芯片为流水线处理结构的芯片，所述的FLASH芯片为采用双页编程技术并包括多个分时利用的核的芯片。

4.根据权利要求1所述的一种射频信号的采集与处理系统，其特征在于：所述的AD采集模块包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振，所述的多路AD采集器接收来自外部的输入信号，AD采集器的输出与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片还通过DSP数据总线与DSP处理器连接，DSP处理器一端与预设的PCI接口连接，另一端通过以太网PHY芯片与千兆以太网连接；所述的时钟管理器一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路AD采集器连接，时钟管理器到多路AD采集器的每一路的PCB走线长度等长。

5.根据权利要求1所述的一种射频信号的采集与处理系统，其特征在于：所述的光纤通道单元包括FPGA芯片、光纤收发器和以太网PHY芯片，所述的FPGA芯片通过GTX与板间高速总线连接，FPGA芯片还通过GTX与光纤收发器连接，光纤收发器通过光口输出数据，FPGA芯片还通过以太网PHY芯片与千兆以太网连接，FPGA芯片还分别与PCIe总线和CAN总线连接。

6.一种射频信号的采集与处理方法，其特征在于：它包括以下步骤：

S1.采集存储：对射频信号进行采集，将其转换为数字信号，并进行实时存储；

S2.数据处理：对得到的数字信号进行处理，包括回放处理子步骤和文件管理子步骤。

7.根据权利要求6所述的一种射频信号的采集与处理方法，其特征在于：所述的步骤S1包括以下子步骤：

S11.信号获取：阵列天线获取射频信号；

S12.信号传输：多通道接收机将获取的信号传输给AD采集模块，所述的AD采集模块的采集为多路采集；

S13.信号转换：AD采集模块同步采集，并保证每一路AD采集使用的采样时钟同源同相，FPGA芯片中利用同步触发输入信号，实现对多路AD采集数据的同步接收，将信号转换为数字信号，并在采集模块中进行通道不一致性校正；

S14.信号存储：板间高速总线将采集到数字信传输到高速存储模块，高速存储模块对来自AD采集模块的高速数据的实时存储。

8.根据权利要求6所述的一种射频信号的采集与处理方法，其特征在于：所述的步骤S2中的回放处理子步骤包括以下子步骤：

S211.光纤通道单元接收到来自主控计算机模块的数据回放命令后，光纤通道单元通过GTX接口从高速存储模块读取数据，通过PCIe接口将数据存储到主控计算机模块本地硬盘； 

S212.主控计算机模块的处理软件完成对回放数据的事后处理；

所述的步骤S2中的文件管理子步骤包括文件删除、文件读取和文件格式化。