[发明专利]一种小型化高隔离度陶瓷封装结构

说明书

技术领域

本发明涉及集成电路陶瓷封装技术领域，特别是一种小型化高隔离度陶瓷封装结构。

背景技术

随着集成电路频率越来越高，封装对产品电性能的影响越来越大；封装的寄生参数，不仅影响了射频IO的电性能，还会影响临近IO的工作；随着后摩尔时代的继续发展，集成电路外形越来越小，这加大了高频集成电路陶瓷管壳的设计难度。

传统陶瓷管壳从顶至底，依次为封口区、陶瓷层、键合指层、陶瓷层、连接区。这种布局并未对射频IO进行隔离处理，将严重影响射频IO的电性能。近年，也有同行对传统陶瓷管壳进行改进，在其键合指层的上下各增加了金属隔离层，但这只稍微提高了隔离度。随着传输频率的增加，信号损耗越发严重。由于键合指布线空间有限，常常也并未对射频用键合指进行左右隔离处理，而传输通道之间存在较高的串扰及耦合效应，这将增加信号的损耗，致使隔离度低。

发明内容

本发明的目的在于克服现有技术的不足，提供一种小型化高隔离度陶瓷封装结构，在保证高可靠性的前提下，显著提高封装结构的隔离度，降低封装对产品性能的影响。

本发明的目的是通过以下技术方案来实现的：一种小型化高隔离度陶瓷封装结构，包括管壳、芯片、金属盖板和键合丝；所述的管壳由陶瓷层、金属化层和互连盲孔组成；所述的金属化层由键合指层、密封区、连接区、粘芯区及印制线层组成；所述的管壳中央设有放置芯片的粘芯区；粘芯区四周设有键合指层，所述键合指层包括接地键合指和信号键合指，所述接地键合指通过互连盲孔与印制线层、密封区和粘芯区连接，所述信号键合指与连接区连接。

所述的金属化层区以钨为基体，并在裸露的金属化层区域先镀镍再镀金，其总厚度为90～250微米。

所述的连接区为引出端焊盘，可直接焊接于PCB板上。

所述的管壳从上至下依次为密封区、第一陶瓷层、第一印制线层、第二陶瓷层、键合指层、第三陶瓷层、第二印制线层、第四陶瓷层和连接区。

所述的信号键合指包括高隔离度键合指，高隔离度键合指左右两边设置接地键合指，接地键合指在水平方向包裹高隔离度键合指，形成左右“三明治”结构；所述的接地键合指通过互连盲孔与第二印制线层连接。

所述的粘芯区可与键合指层处于同一平面，也可与第二印制线层处于同一平面。

所述的第一印制线层通过互连盲孔与第二印制线层连接；同时第一印制线层和第二印制线层的面积足够大，在竖直方向完全包裹键合指层，形成上下“三明治”结构。

根据本发明所述的一种小型化高隔离度陶瓷封装结构的一种优选方案，所述的第一印制线层与键合指层的距离、键合指层与第二印制线层的距离均为0.2～0.5毫米。

根据本发明所述的一种小型化高隔离度陶瓷封装结构的一种优选方案，所述的高隔离度键合指宽度为60～180微米；各键合指的中心轴线相互平行，且各中心轴线的间距为180～500微米。

本发明技术方案的有益效果：本发明采用地层隔离技术，对高隔离度键合指进行空间立体包裹，形成空间“三明治”结构，这能在保证封装高可靠性的前提下，显著降低信号通道的串扰及耦合效应，降低信号损耗，提高隔离度，降低封装对产品电性能的影响。

附图说明

图1为本发明的结构示意图；

图2为第二印制线层结构示意图；

图3为左右“三明治”结构示意图；

图4为实施例二与四的高隔离度陶瓷封装结构示意图；

图5为实施例三与四的左右“三明治”结构示意图；

图6为连接区结构示意图；

图7为三种封装结构的隔离效果比较图；

图中，a-管壳、b-芯片、c-金属盖板、d-键合丝、a1-陶瓷层、a2-金属化层、a3-互连盲孔、a11-第一陶瓷层、a12-第二陶瓷层、a13-第三陶瓷层、a14-第四陶瓷层、a21-键合指层、a22-密封区、a23-连接区、a24-粘芯区、a25-印制线层、a251-第一印制线层、a252-第二印制线层、a211-接地键合指、a212-信号键合指、a2121-高隔离度键合指。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。