[发明专利]实现两路电视节目独立解扰和控制TS流分配输出的解码器

权利要求书

1.一种实现两路电视节目独立解扰和控制TS流分配输出的解码器，其特征在于：它包括用于完成原始加密TS流与解扰TS流的处理和分配的FPGA模块；还包括：与所述FPGA模块连接，用于完成两路独立频点的数字电视节目接收及输出原始TS流的信号接收模块；

与所述FPGA模块连接，用于完成系统控制、音视频解码播放的主芯片模块；与所述FPGA模块连接，用于配合两张PCMCIA CAM卡实现两路电视节目TS流解扰和输出解扰后的TS流的节目解扰模块；

与所述FPGA模块连接，用于完成并行TS流到ASI接口的转换输出的ASI输出模块；

以及与所述主芯片模块连接，用于实现解扰与解码后的电视节目输出的音视频输出模块。

2.根据权利要求1所述的实现两路电视节目独立解扰和控制TS流分配输出的解码器，其特征在于所述的节目解扰模块包括TS流转PCMCIA接口转换芯片与两张PCMCIA CAM卡；所述TS流转PCMCIA接口转换芯片与所述FPGA模块连接；所述PCMCIA CAM卡与所述TS流转PCMCIA接口转换芯片连接。

3.根据权利要求1所述的实现两路电视节目独立解扰和控制TS流分配输出的解码器，其特征在于所述的FPGA模块与所述主芯片模块通过I²C接口连接。

4.根据权利要求1所述的实现两路电视节目独立解扰和控制TS流分配输出的解码器，其特征在于所述的FPGA模块包括TS流分配模块、TS流接收模块、TS流同步模块、四个FIFO模块、ASI输出模块；所述TS流分配模块输出端接两个FIFO模块输入端，所述两个FIFO模块输出端通过解扰通道接CIMAX+模块输入端，所述CIMAX+模块输出端通过解扰通道接TS流接收模块输入端，所述TS流接收模块输出端接TS流同步模块输入端，所述TS流同步模块输出端接另两个FIFO模块输入端，所述另两个FIFO模块输出端接TS流分配模块。