[发明专利]改善浅沟槽隔离边缘SiC应力性能的方法在审
申请号: | 201410664592.7 | 申请日: | 2014-11-19 |
公开(公告)号: | CN104392927A | 公开(公告)日: | 2015-03-04 |
发明(设计)人: | 周建华 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 王宏婧 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 改善 沟槽 隔离 边缘 sic 应力 性能 方法 | ||
1.一种改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于包括:
在硅衬底中形成进行浅沟槽隔离;
进行阱注入形成N型阱和/或P型阱;
制作栅极氧化层,执行栅极多晶硅材料的淀积,并进行栅极多晶硅的光刻形成栅极;
通过原子淀积生成的二氧化硅保护层。
2.根据权利要求1所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于还包括步骤:
制作第一栅极侧墙;
进行PMOS轻掺杂注入形成PMOS器件漏轻掺杂结构;
进行锗硅外延生长工艺;
进行NMOS轻掺杂注入形成NMOS器件漏轻掺杂结构;
制作第二栅极侧墙,第二栅极侧墙包括SiO2层和SiN层;
形成NMOS源漏SiC外延区。
3.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,在硅衬底中形成进行浅沟槽隔离的步骤包括:
首先在硅衬底表面依次淀积第一厚度的垫层二氧化硅层和第二厚度的垫层氮化硅层;其中,针对使用的光刻工艺,选择垫层二氧化硅层的第一厚度来控制将要形成的浅沟槽隔离的高度,并且选择垫层二氧化硅层的第一厚度以满足光刻条件并满足第二厚度的垫层氮化硅层的应力要求;
然后对垫层二氧化硅层、垫层氮化硅层和硅衬底进行有源区光刻和刻蚀以便在硅衬底中形成凹槽;
随后在凹槽中填充二氧化硅并通过化学机械研磨对填充的二氧化硅进行平坦化处理以得到浅沟槽隔离;
然后剥离垫层氮化硅层,并部分地去除垫层二氧化硅层而留下预定残留厚度的垫层二氧化硅层。
4.根据权利要求2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,垫层二氧化硅层的第一厚度被选择为满足光刻条件并满足第二厚度的垫层氮化硅层的应力要求的最大厚度。
5.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,在硅衬底中形成进行浅沟槽隔离的步骤使得浅沟槽隔离的上表面高于硅片衬底的上表面。
6.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,在硅衬底中形成进行浅沟槽隔离的步骤使得浅沟槽隔离的上表面不低于硅片衬底的上表面。
7.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,形成NMOS源漏SiC外延区的步骤包括:首先淀积作为SiC生长阻挡层的氮化硅层,利用氮化硅层进行光刻以定义SiC区域,接着针对SiC区域进行嵌壁硅干法刻蚀以形成U-型硅凹槽。
8.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法,其特征在于,所述方法用于制造MOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410664592.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造